第4章习题及解答4.1 用门电路设计一个4线—2线二进制优先编码器。

编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。

输出为10Y Y ，反码输出。

电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。

题4.1 解：根据题意，可列出真值表，求表达式，画出电路图。

其真值表、表达式和电路图如图题解4.1所示。

由真值表可知3210G A A A A =。

(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表1Y 3A 2A 1A 0Y GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.14.3 试用3线—8线译码器74138扩展为5线—32线译码器。

译码器74138逻辑符号如图4.16（a ）所示。

题4.3 解：5线—32线译码器电路如图题解4.3所示。

ENA 0A 1A 2A 3A 4图 题解4.34.5写出图P4.5所示电路输出1F 和2F 的最简逻辑表达式。

译码器74138功能表如表4.6所示。

&01234567BIN/OCTEN &CB A 421&F 1F 2174138图 P4.5题4.5解：由题图可得：12(,,)(0,2,4,6)(,,)(1,3,5,7)F C B A m A F C B A m A====∑∑4.7 试用一片4线—16线译码器74154和与非门设计能将8421BCD 码转换为格雷码的代码转换器。

译码器74154的逻辑符号如图4.17所示。

解：设4位二进制码为3210B B B B ，4位格雷码为3210R R R R 。

根据两码之间的关系可得：332103456789101123210234510111213132101256910131403210(,,,)(8~15)(,,,)(4~11)(,,,)(2~5,10~13)(,,,)(1,2,5,6,9,10,13,14)R B B B B m B R B B B B m m m m m m m m m R B B B B m m m m m m m m m R B B B B m m m m m m m m m ========∑∑∑∑则将译码器74154使能端均接低电平，码输入端从高位到低位分别接3210B B B B 、、、，根 据上述表达式，在译码器后加3个8输入端与非门，可得2103R R R R 、、，可直接输出。

（图 略）4.9试用8选1数据选择器74151实现下列逻辑函数。

74151逻辑符号如图4.37（a ）所示。

⑴ (,,)(2,4,5,7)F A B C m =∑ ⑵ (,,)(0,6,7)F A B C M =∏⑶ (,,)()()F A B C A B B C =++⑷ (,,,)F A B C D BC ACD ACD ABCD ABCD =++++ ⑸ (,,,)(0,2,3,5,6,7,8,9)(1015)F A B C D m d =+∑∑题4.9解：如将A B C 、、按高低位顺序分别连接到数据选择器74151的地址码输入端，将数据选择器的输出作为函数值F 。

则对各题，数据选择器的数据输入端信号分别为：（注意，数据选择器的选通控制端ST 必须接有效电平，图略）⑴ 013624570,1D D D D D D D D ======== ⑵ 067123450,1D D D D D D D D ======== ⑶ 023614570,1D D D D D D D D ======== ⑷ 05142637,,1,0D D D D D D D D D D ======== ⑸ 02134567,,1,0D D D D D D D D D D ========或14.11图P4.11为4线-2线优先编码器逻辑符号，其功能见图4.3（a ）真值表。

试用两个4线-2线优先编码器、两个2选1数据选择器和一个非门和一个与门，设计一个带无信号编码输入标志的8线-3线优先编码器。

1234HPRI/BCD123X 2X 1X 0X 1A 0A EO图 P4.11题4.11解：由图4.3（a ）真值表可见，当编码器无信号输入时，1EO =，因此可以利用EO 的状态来判断扩展电路中哪一个芯片有编码信号输入。

所设计电路如图题解4.11所示，由电路可见，当高位编码器（2）的0EO =时，表示高位编码器（2）有编码信号输入，故选通数据选择器的0通道，将高位编码器（2）的码送到10YY 端；当高位编码器（2）的1EO =时，表示高位编码器（2）无编码信号输入，而低位编码器（1）有可能有编码信号输入，也可能无编码信号输入，则将低位编码器（1）的码送到10YY 端（当无编码信号输入输入时，1000YY =）。

编码器输出的最高位码，由高位编码器（2）的EO 信号取反获得。

由电路可见，1Y EO =表示无编码信号输入。

X X X X X X X X 2Y 1Y 0Y Y 图 题解4.114.13 试用一片3线—8线译码器74138和两个与非门实现一位全加器。

译码器74138功能表如表4.6所示。

题4.13解：全加器的输出逻辑表达式为：111(,,)()()(1,2,4,7)i i i i i i i i i i i i i i S A B C A B AB C A B AB C m ---=+++=∑11(,,)()(3,5,6,7)i i i i i i i i i i i C A B C A B A B C A B m --=++=∑式中，i i AB 、为两本位加数，1iC -为低位向本位的进位，i S 为本位和， i C 为本位向高位的进位。

根据表达式，所设计电路如图题解4.13所示。

C B A S i1图 题解4.13C i4.15 写出图P4.15所示电路的输出最小项之和表达式。

F (a,b,c,d )图P4.15题4.15解：()()S ab ab CI ab ab CI ab ab =+++=+()CO ab ab CI ab a b ab =++=⊕+＝a b +0()()D S CO ab ab a b ab =⊕=+⊕⊕+ 10D D = 23D CO D CO ==(,,,)(1,3,5,6,9,10,12,14)F a b c d m =∑4.17 试完善图4.47所示电路设计，使电路输出为带符号的二进制原码。

题4.17解：由于加减器的输入均为二进制正数，所以，当1S =电路作加法时，输出一定为正，这时图4.47中的4C 表示进位。

当0S =时，电路作减法运算，电路实现22()()P Q -功能。

由例4.15分析可知，当22()()0P Q -≥时，41C =，电路输出4321Y Y Y Y 即为原码；当22()()0P Q -<时，40C =，应将电路输出4321Y Y Y Y 取码，使其成为原码。

设电路符号位为F ，进位位为5Z ，可写出F 和5Y 的表达式为4F SC =，54Y SC =。

当1F =时，须对4321Y Y Y Y 取码。

所设计电路如图题解4.17所示。

S图 题解4.17Z 1Z 2Z 3Z 4Z 5F*4.19 试用两片4位二进制加法器7483和门电路设计一个8421BCD 码减法器，要求电路输出为带符号的二进制原码。

7483的逻辑符号如图4.46(b)所示。

（提示：BCD 码减法和二进制减法类似，也是用补码相加的方法实现，但这里的补码应是10的补，而不是2的补。

求补电路可用门电路实现）题4.19解：（解题思路）首先利用两片4位二进制加法器7483和门电路设计一个BCD 码加法器（见例4.16）。

由于用加法器实现减法运算，须对输入的减数取10的补，另外，还须根据BCD 码加法器的进位信号的状态来决定是否对BCD 码加法器输出信号进行取补。

所设计的电路框如图题解4.19所示。

图中，A 为被减数，B 为减数，Y 为差的原码，G 为符号位。

com10s 为求10的补码电路，该电路可根据10的补码定义，通过列真值表，求逻辑表达式，然后用门电路或中规模组合电路（如译码器）实现。

bcdsum 为BCD 码加法器，可利用例4.16结果，也可自行设计。

selcom10s 为判断求补电路，当bcdsum 输出进位信号C 为1时，表示结果为正，Y S =；当C 为0时，表示结果为负，Y 应是S 的10 的补码，利用com10s 电路和数据选择器，很容易完成该电路设计。

（电路详解略）ABY 图 题解4.19G4.23 试用一片双4选1数据选择器74HC4539和一片3线-8线译码器74138构成一个3位并行数码比较器。

要求：电路输入为两个3位二进制数，输出为1位，当输入两数相同时，输出为0，不同时输出为1。

数据选择器74HC4539功能表见图4.34(b)所示，译码器74138功能表如表4.6所示。

题4.23解：首先将双4选1数据选择器74HC4539连接成8选1数据选择器，如图4.36所示。

8选1数据选择器和3线-8线译码器74138构成的并行数码比较器如图题解4.23所示。

图中，210A A A A =和210B B B B =为两个需比较的二进制数，A 被加到数据选择器的地址输入端，B 被加到译码器的输入端，容易看出，当210210A A A B B B =时，数据选择器的输出0F =；当210210A A A B B B ≠时，1F =。

图 题解4.231F4.25 试用一片4位数值比较器74HC85构成一个数值范围指示器，其输入变量ABCD 为8421BCD 码，用以表示一位十进制数X 。

当X ≥5时，该指示器输出为1。

否则输出为0。

74HC85功能表如表4.15所示。

题4.25解：该题最简单的解法是利用4位数值比较器74HC85将输入的8421BCD 码与4比较，电路图如图题解4.25所示。

图 题解4.25A 0A 1A 2A 3100F4.27 试用4位数值比较器74HC85和逻辑门，设计一个能同时对3个4位二进制数进行比较的数值比较器，使该比较器的输出满足下列真值表要求(设3个二进制分别为：20123)(x x x x X =,20123)(y y y y Y =,20123)(z z z z Z =。