HCl和SiCl4等。
铝的刻蚀：氟化物产生的等离子体不适用于铝的刻蚀， 这是因为其产物AlF3 是不挥发的，不容易被刻蚀设备 的真空设施抽走。 现在的工艺中都采用氯化物， 如SiCl4 、BCl3 、CCl4 等气体与氯气的混合，来进行铝 的RIE刻蚀。铝和氯反应产生挥发性的AlCl3 ，可以被 真空设施抽走
N+
N P+
N+埋层
P
normal bipolar transistor
N+ POLY发射极 P+POLY 外基区
N+埋层
深槽隔离区
P
poly emitter transistor
2、BIPOLAR器件和电路随线条减小改进了速度和集成密 度，但它的性能还取决于纵向结构，因而不完全遵从 MOORE定律。另外BIPOLAR做ANALOG时还要考虑和其 他无源元件的匹配，也影响了集成密度的进一步提高。 BIPOLAR的优势是高FT和跨导，做高精度的ANALOG仍 不可被代替。更完善的工艺是BICMOS。可同时在单片上 实现数字和ANALOG 的混合集成。这可能是在单芯片上 实现系统集成的比较好的工艺。
•值得一提是最近开发的锗硅异质结（HBT）技术。它利用 掺锗的薄层硅外延做基区，多晶硅做发射区。可得到相当 高的FT，许多人预测用硅的HBT 可在微波低频领域内代 替相当部分昂贵的GAAS器件。
3．功率器件主要有3种:
功率晶体管， VDMOS， IGBT（绝缘栅双极晶体管） 双极晶体管是最通用低成本的功率器件。在200V下， 由于速度和其他性能好，VDMOS逐渐代替功率晶体管。 300V以上到4KV，VDMOS通导电阻过大，IGBT有较 好的电流饱和能力和安全工作区。 功率器件不遵从MOORE定律，虽然采用大直径硅 片有利于降低成本。但功率器件要求硅片减薄表面金 属化，目前只适用6寸片生产。
3．微电子今后面临的竞争： 超大直径硅片。 100纳米以下的光刻。 10纳米的器件。 互连技术。 经济考虑。
A、大直径硅片生产成本比较：
成本/片 成本/CM*CM 300MM 成本/片 成本/CM*CM 自200MM到300MM 成本/片 成本/CM*CM 200mm $2122 $6.76 $3328 $4.71 +17% -30%
直立式热扩散炉示意图
水平式热扩散炉
4．氧化技术： 硅有一个很重要的优点，就是通过硅的氧化，形成氧化 层（SiO2）,可以作为元件绝佳的绝缘材料，是硅平面 工艺的基础。 热氧化方法： 低温薄栅氧化： 低温氧化（HCL）可使缺陷密度显著减少，但T<1000℃氧 化时膜的钝化效果差，T>1080℃时钝化作用就比较明
5．CVD： CVD技术是指一种或数种物质的气体以某种方式激活后， 在衬底表面发生化学反应并淀积出所需的固体薄膜的 生长技术。 CVD技术分类： 常压CVD－APCVD （Atmospheric Pressure CVD）; 低压CVD－LPCVD （Low pressure CVD）; 等离子体增强CVD－PECVD （Plasma Enhanced CVD）。 此外还有Metal CVD等。
光刻材料：光刻版（掩模版）、光刻胶、显影液。 光刻设备：涂胶机、对准/曝光机、显影机。 光刻步骤：涂胶、对准/曝光、显影。 光刻环境：洁净室、黄光室。
光刻的工序流程如下： 表面处理----涂布增粘剂（HMDS）----涂胶----前烘-----暴光--暴光后烘烤----显影----后烘----（腐蚀或者注入）----（去胶）。
光刻机是最重要的半导体设备。分接触光刻机，投影光刻 机，分布重复光刻机（STEPPER）.亚微米光刻多用stepper, 它的分辨率主要取决于光学系统的数据孔径和光源的波长， 光源波长越短，光刻机分辩率越高。上图显示当前最新光 刻机（G-line,I-line,248nm,193nm,）的光源波长范围。
3．扩散技术： 用人为的方法将所需杂质按要求的浓度和分布掺入到半 导体材料中,达到改变材料的电学性质,形成半导体器 件的目的,称之为“掺杂”。 掺杂的方法很多，在IC制造中主要用扩散法和离子注入 法。 高浓度深结掺杂采用热扩散法，浅结高精度掺杂用离子 注入法。 半导体器件制造中常用的掺杂杂质有：P、B、As、Sb。 扩散工艺设备的结构和配置与氧化设备是大致相同的。 它的加热炉管，控制系统，装片系统及石英系统均与 氧化系统一样。
有些Si3N4膜（如金属层间介质，钝化层等）是用PECVD 式淀积的。温度约250－400℃。
PECVD Si3N4中含有氢，工艺条件不同含氢量约在7～30 ％之间。这是因为等离子体中的氢原子在淀积过程中 分别与未饱和硅原子及氮原子键形成Si-H及N-H等键的 结果。 钨的CVD工艺：在IC元件尺寸愈来愈小，集成度愈来愈 高（多层金属化）情况下，原被用来填充接触 （contact、Via）通道之PVD-AL无法完全填入，常造 成接触电阻过高而使元件失效。对孔填充能力较佳的 MCVD工艺成了替代PVD-AL的重要选择，其中钨淀积 最被广泛使用目前使用的WCVD有两种：大面积钨淀 积工艺(Blanket WCVD Process)和选择性钨淀积工艺 (Selective WCVD Process)。
显了。可用两步HCL薄栅氧化工艺： 30 20 60 210 650℃→900℃ O2→900℃ O2+HCl→1100℃O2+HCl→650℃
• 这样做兼顾了低温氧化缺陷密度小和高温退火钝化效 果好的特点，改善大面积击穿特性，形成质量更高的 SiO2膜。 局部氧化。局部氧化，Si3N4掩蔽的选择性氧化，减少氧化物 台阶—半等平面工艺。 高压氧化，特别适于生长厚氧化层。 常见的热氧化设备主要有水平式和垂直式两种，和扩散设备 一样。
6．外延： 外延是在单晶衬底上生产一层单晶膜的技术。新生长的 单晶层按衬底晶相沿伸生长称外延。 外延分类： 气相外延—常用. 液相外延—三五族. 固相外延—熔融再结晶. 分子束外延—MBE—超薄. 化学气相淀积—CVD 多晶. 常用气相外延有两种：
氢还原法： SICL4 +H2----------SI+HCI 实际上，有些厚外延用SIHCL3，SIH2CL2 做原料。 硅烷热分解法： SIH4----SI+2H2 外延的掺杂剂有烷类 PH3，ASH3，B2H6，BBR3，POCL3，ASCL3。
常用CVD淀积工艺 SiO2/PSG/BPSG：（APCVD，LPCVD）淀积SiO2的反应材料 有SiH4和TEOS（Tetra Ethyl Ortho Silicate）。 PSG和BPSG： 在淀积SiO2的反应材料中加PH3、POCL3、 PO（CH3O）3（TMP）可淀积出PSG；加B2H6、 B（C2H5O）3等可淀积出BPSG。 Poly淀积（LPCVD）： 温度低（600～650℃）；均匀性好；台阶复盖好；生 产率高（成本低）. Si3N4：在LPCVD Si3N4的淀积工艺中，通常都使用以 SiH2CL2(DCS)为主的反应物，来进行Si3N4淀积。温度 约700－800℃，压力约数百mTorr。
B。经济竞争。 投资成本指数增加： 700M（1995） 3B（2001） 24B（2010） 4、小结：预计。直到2030N年半导体产业还会有强劲的 发展。将成为国民经济的关键产业之一。专家预测。 二十一世纪前几十年。电子产业将超过汽车，钢铁， 成为全球最大的产业，而半导体将在其中占三分之一。
二、半导体技术和产品：
湿法刻蚀： 刻蚀硅和多晶硅的湿法刻蚀采用的是硝酸和氢氟酸的混 合液，也可以采用含KOH的溶液来刻蚀硅。 由于氢氟酸可以在室温下与二氧化硅快速地反应，而不 会刻蚀硅或多晶硅，因此是二氧化硅刻蚀的最佳选择。 在实际的应用中都是采用稀释过的氢氟酸溶液，或添 加了氟化氨（NH4F）作为缓冲剂的混合液。 氮化硅可以用加热的（约180℃）磷酸溶液来刻蚀。 铝或铝合金的湿法刻蚀主要是采用加热的磷酸、硝酸、 醋酸和水的混合液来进行。加热温度大约在30~60℃之 间。
2．刻蚀： 刻蚀是用化学或者物理的方法去除光刻显影后暴露出来 的薄膜，把光刻胶上的图形转移到薄膜，使薄膜具有 光刻版一样的图形。 刻蚀技术主要分两种：一是湿法刻蚀，另一是干法刻蚀。 前一种主要是利用化学反应来进行薄膜的刻蚀，后一 种则主要利用物理作用（但也有化学反应）来进行薄 膜的刻蚀，因采用气态的化学气体，所以被称为干法。
半导体工艺技术及设备设施
半导体工艺技术及设备设施 一、半导体产业及其发展趋势 二、半导体技术和产品 三、半导体工艺和工艺集成 四、半导体产业及相关设施、设备
1．半导体产业已成21世纪关键产业
2．半导体产业的发展有赖它的技术进步。
A、半导体技术发展路线图。
每3年增长目标 芯片面积 1.5倍 最小线条 减少30% 芯片密度 4* 芯片速度 1.5倍 单管成本 减少50% FAB成本 2* 基于MOORE定律 2010 14CM*CM（DRAM） 50NM 64G DRAM 50GHZ UP 10E-7 $23B
CMOS 单元剖面图（单多晶，单层金属）
p o l y
p o l y
NMOS
PMOS
PMOS
MMOS
负 压 电
双 晶 栅 构 存 多 叠 结 的 储 元 单
N阱
P型 底 衬 用 16M BIT 于 FLASH存 器 储 单 元
深 N阱
深 N阱
2．BIPOLAR器件
P+ N+发射区
基区 N 外延 N P+ N+
POLY 发射区 SIGE外延层
SIGE HBT 器件 结构
N/N+外延
S
S i O 2 poLY POly N + N +
P +
P +
N _
N+ D V D M O S
S
SiO2 pol Y P O Ly N+ N+