一、选择题题库11.微型计算机的典型结构包括三个主要组成部分，它们是___C____。

A）CPU、运算器、I/O接口B）CPU、控制器、存储器C）CPU、存储器、I/O接口D）CPU、I/O接口、外设2.微机的各组成部分，用__B___把它们连在一起。

A）数据总线B）系统总线C）控制总线D）地址总线3.CPU与外设间数据传送的控制方式有(D)A）中断方式B）DMA方式 C）程序控制方式D）以上三种都是4.程序查询I/O的流程总是按(C)次序完成一个字符的传输。

A．读状态端口，写数据端口，读控制端口B．写数据端口，读状态端口，写控制端口C．读状态端口，读/写数据端口D．随I/O接口具体要求而定5.IBMPC/AT机采用2个8259A级连，CPU的可屏蔽硬中断可扩展为（D）A．64级B．32级C．16级D．15级6.8255A既可作数据输入、出端口，又可提供控制信息、状态信息的端口是（D）。

A．B口B．A口C．A．B．C三端口均可以D．C口7.执行IN AL,70H时，8086CPU外部管脚状态是（D）。

8.8086CPU，若NMI、除法中断和INTR同时产生，则CPU执行完当前指令后对中断请求的检测顺序为（D）。

A．NMI、除法中断、INTR B．NMI、INTR、除法中断C．INTR、除法中断、NMI D．除法中断、NMI、INTR9.采用虚拟存储器技术的目的是（D）。

A．提高CPU访问主存速度B．扩大外存的存储空间C．提高CPU访问外存速度D．扩大存储器的寻址空间10.6片8259A级联最多可以管理（D）个中断。

A．48B．40C．44D．4311.8251在数据传输过程中，不能检测到的错误是（A）。

A．同步字符错B．数据溢出错C．奇偶校验错D．帧格式错12..和外存相比，内存的特点是(A)。

A.容量小、速度快、成本高B.容量小、速度快、成本低C.容量大、速度快、成本高D.容量大、速度快、成本低13.可作简单输入接口的电路是(A)。

A.三态缓冲器B.锁存器C.反相器D.译码器14.对于掉电的处理,CPU是通过(C)来处理的。

A.软件中断B.可屏蔽中断C.非屏蔽中断D.DMA15.一个8位D/A转换器的分辨能力可以达到满量程的(B)。

A.1/8B.1/256C.1/16D.1/3216.关于ADC0809，下列哪些说法正确：(B C)A．只能接一个模拟量输入B．可以接8个模拟量输入C．某时刻只对一个模拟量采样D．同时对8个模拟量采样17.微机系统中若用4片8259A构成主、从两级中断控制逻辑，接至CPU的可屏蔽中断请求线INTR上，最多可扩展为____B____级外部硬中断。

1主3从3*8+5=29A.32B.29C.28D.2418.8259工作在全嵌套方式时，___A________引脚的中断源优先级最高。

A.IR0B.IR1C.IR7D.IR819.8088CPU上READY信号为下面哪种信号有效?__B____A.上升沿B.高电平C.下降沿D.低电平20.在现行的PC机主板上都带有Cache存贮器，这个Ccache存贮器是___D_______。

A.硬盘与主存之间的缓存B.软盘与主存之间的缓存C.CPU与视频设备之间的缓存D.CPU与主存之间的缓存21.在8088/8086系统中使用8259A作为中断控制器，试问8259A中的中断屏蔽寄存器（IMR）中的屏蔽位与CPU的标志寄存器中的IF位对中断影响是什么关系____B_________。

A.屏蔽位与IF位都用来控制某一个中断源的中断请求B.屏蔽位只使对应中断起开中断或关中断功能，而IF位对全部可屏蔽中断源起开中断或关中断功能C.屏蔽位和IF位功能完全一样，可互相替代。

D.屏蔽位只对一个中断源屏蔽，而IF位对所有中断源（含内中断和外中断）的中断进行屏蔽22.8253的通道计数频率为1MHZ,每个通道的最大定时时间为（D）题库21.8086/8088能寻址外部的最大I/O空间为A。

A.64KB.512KC.1MD.10M==4.8086有两种工作模式，最小和最大模式的区别是B。

A.存储空间不同B.产生总线控制信号的方式不同C.可连接的I/O接口不同D.少一个I/O端口==5.8086/8088系统要锁存20位地址和BHE信号，需要B8282作为地址锁存器。

A.4片B.3片C.2片D.1片6.8086/8088存储器读周期中，数据开始的状态是CA．T1B。

T2C。

T3D。

T47.一个EPROM芯片，容量为32K×8，除电源和地外，引脚数至少为CA.16B.24C.26D.309.8255A中，既可用作数据输入输出端口，又可用于发出控制信号和接收状态信号的端口是C。

A.端口AB.端口BC.端口C题库31.在8086/8088系统中，组成最小模式下的最小系统时，除CPU、ROM、RAM、I/O接口外，至少尚需的芯片类型为____C____。

a.总线控制器b.地址锁存器c.时钟发生器d.总线收发器A：a，b，c，d B：a，b，c C：b，c，d D：a，c，d3.8086响应不可屏蔽的中断时，其中断类型号是A。

A.由CPU自动产生B。

从外设取得C。

由指令INT产生D。

由中断控制器提供==4.在异步串行通信中，相邻两帧数据的间隔是BA．0B。

任意的C。

确定的D。

与波特率有关5.CPU访问奇地址存储单元时,执行一次总线操作，最多可存取___A_______。

A.一个字节B.一个字C.一个双字D.视BHE及AD0信号而定6.8086CPU可访问的存储空间为1M字节组成，实际上分为奇数存储体和偶数存储体两部分，对于奇数存储体的选择信号是B（1），对于偶数存储体的选择信号是C（2），对于每个存储体内的存储单元的选择信号是A（3）。

（1）A.ALE B.BHE C.HOLD D.A0（2）A.HOLD B. C.A0 D.HOLD（3）A.A19～A1 B.A18～A1 C.A19～A0 D.A18～A07以下叙述中，不正确的是D。

A．半导体存储器包括RAM和ROM B。

FLASH存储器是非易失性的C．CACHE是高速缓存D。

EPROM使用电擦除方式题库41.8086在最小模式下，决定数据传送方向的控制信号是A。

A.DT/B.C.ALED.M/3.为了设定可编程I/O接口芯片的工作方式，须通过A传送命令信息。

A.数据总线B.状态端口C.控制总线D.地址总线5.当外设有中断请求时，CPU响应中断应在B。

A.指令执行过程中B.现行指令执行完C.立即响应D.当前机器周期结束7.通常，一个外中断服务程序的第一条指令是STI，其目的是C。

A.开放所有屏蔽中断B.允许低一级中断产生C.允许高一级中断产生D.允许同级中断10.主机用串行异步通信方式向终端发送一个有5000个字符的文本文件，传送格式为1位起始位，1位停止位，8位数据位（无奇／偶校验位）。

若要求发送时间不超过10S，在理论上应采用C传输速率。

A.2400波特B.4800波特C.9600波特题库51.CPU访问内存某一单元时，之所以能区分出读取的信息是指令的操作码还是操作数，主要是由于C的作用。

A.程序计数器B.地址锁存器C.指令译码器D.指令寄存器4.中断处理正在进行时，CPU的状态是C。

A.暂停B.总线浮空C.执行程序D.等待7.距离较近的两台计算机之间进行串行通信时，往往采用最简单的三线联接法，这三线分别是A。

A.GND、TXD、RXDB.RTS、TXD、GNDC.CTS、RXD、GNDD.TXD、RXD、DTR8.INTEL8255是可编程的并行接口片，若要使其某个口的2位用作输入，2位用作输出，则应选用口，A.PB口B.PA口C.PC口D.控制口题库63.用可编程芯片实现软件查询，其程序流程总是按C次序完成一个字符的传输。

A.读状态端口、写数据端口B.写数据端口、读状态端口、写控制端口C.写控制端口、读状态端口、写数据端口D.随I/O接口的具体要求而定4.CPU响应两个硬件中断INTR和NMI时，相同的必要条件是B。

A.允许中断B.当前指令执行结束C.总线空闲D.当前访内操作结束8.为实现某次DMA传输，对DMA通道的初始化通常是在C。

A.DMA控制器取得总线之后B.上电启动过程中C.DMA控制器取得总线之前D.CPU访问操作完成后10.8086CPU有两种工作模式：即最大模式和最小模式。

最大模式的特点是D。

A.CPU提供全部的控制信号B.由编程进行模式设定C.不需8286收发器D.需要总线控制器8288DC6.C7.BBA11.8088/8086的AD7-AD0是地址数据复用引脚，在T1时传送(地址信号)。

12、计算机通常运算器和控制器是核心部件，合称为中央处理单元CPU。

13异步通信传送一个字符的信息格式：起始位、数据位、奇偶校验位、停止位等。

14.实现定时功能的两种方法：软件定时和可编程的硬件定时。

15.8086CPU由____A0___将存贮空间分为两部分，从偶地址读写两个字节时，需要____1___个总线周期，从奇地址读写两个字节时，需要___2____个总线周期。

16.在最小模式下，执行IN AL，nn，则8086CPU的引脚信号WR=1，M/IO=0，RD=0，表明CPU正在进行对I/O端口的读操作。

17.RESET是系统的复位信号，其在“1”电平情况下有效。

当其发生作用时，CS=0FFFH，IP=0000H，系统将从0FFFF0H处开始执行程序，此处常存放一条JMP指令。

18.19.在8086系统中，硬件中断可分为INTR和NMI两类，INTR中断必须在IF=1的情况下，CPU才会响应。

20.21、微机中的片级总线一般由三类线构成，分别是控制总线、数据总线、地址总线。

22.为了实现CPU与I/O设备之间的数据传送，通常采用的I/O传送方式有程序传送、和中断传送、DMA传送。

其中DMA传送方式是完全由硬件控制器实现。

23.8086/8088CPU的数据线和地址线是以分时复用方式轮流使用的。

24.当存储器的读出时间大于CPU所要求的时间时，为了保证CPU与存储器时序的正确配合，就要利用READY信号，使CPU插入Tw状态。

其插在T3之后。

25.CPU与主存及I/O装置间传送数据的硬件线路通道称为总线。

其按照规模、用途及其应用场合，可分为片总线、内总线和外总线。

26.I/O端口有2种编址方法，其为I/O独立编址和存储器映象方式。

在现行的微机系统中采用的是I/O独立编址。

题库427.8086CPU为减少引脚数，将地址线和数据线线分时复用。

AD0~AD15在总线周期的时T1态，其为地址信号。

在最小模式下，用ALE控制信号将其锁存在8282中。