『EDA设计II』课程实验报告姓名学号学院指导教师时间 2011年 05月多功能数字钟摘要：本实验利用Quartus II软件设计多功能数字钟并下载到Smart SOPC实验系统，实现校分、校时、清零、保持和整点报时等多种基本功能，以及闹钟等附加功能。
本实验首先通过Quartus II 软件对各模块进行原理图设计，并进行仿真调试，最后下载至实验平台验证其功能。
关键词：多功能数字钟Quartus II软件仿真封装校分校时清零保持整点报时闹钟Abstract：The experiment is to design a multi-purpose digital clock by Quartus II and then download to the test system of Smart SOPC. It can realize many functions such as minute adjusting, hour adjusting, resetting, keeping and reporting time on integral hour. Apart from this, it can also be used as a alarm clock. First of all, we design the schematic diagram of every part. In addition, we simulate through Quartus II. At last, we download it to the tests platform and test the function.Key words：multi-purpose digital clock Quartus II simulate seal minute- adjusting hour adjusting resetting keeping reporting time on integral hour alarm clock目录一设计要求说明 (3)1 实验目的 (3)2 实验要求 (3)二方案论证 (4)1 总体电路图 (5)2 基本计时电路工作原理 (5)3 附加闹钟电路工作原理 (5)4 多功能数字钟原理框图 (6)三基本计时电路各子模块工作原理 (6)1 脉冲发生电路 (6)2 计时电路 (10)3 校时、校分、保持、清零电路 (14)4 动态译码显示电路 (16)5 报时电路 (18)6 消颤开关组电路 (19)7 基本计时电路综合 (21)四闹钟电路子模块工作原理 (24)1 闹钟消颤开关与闹钟校时校分清零电路 (24)2 闹钟与计时校时分复用电路 (27)3 比较电路 (28)4 2选1 显示复用电路 (28)5 闹钟与整点报时复用电路 (29)五程序下载 (30)六实验总结与感想 (30)1 实验中出现的问题总结 (30)2 实验感想 (31)一、设计要求说明1、实验目的1）掌握较为复杂逻辑电路的设计方法。
2）进一步学习用VHDL语言描述逻辑电路。
2、实验要求1）设计一个具有校时、校分、清零、保持和整点报时功能的数字钟。
2）对数字钟采用层次化的方法进行设计，要求设计层次清晰、合理；构成整个设计的功能模块既可采用原理图输入法实现，也可采用文本输入法实现。
3）数字钟的具体设计要求如下：（1）能进行正常的时、分、秒计时功能；（2）分别由六个数码管显示时分秒的计时；（3）K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；（4）K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）；（5）K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；（6）K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）；（7）使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”，59’55”，59’57”时报时频率为512Hz，59’59”时报时频率为1KHz）；4）在以上所述的基本功能的基础上，实现附加功能：闹钟功能：闹钟功能是通过开关K6切换显示至闹钟界面，利用校分和校时复用开关K3、K4为闹钟设定时间，对闹钟时间设定时并且不影响数字钟计时。
开关K7为闹铃开关，当K7=0时闹钟定时到时闹铃不响，K7=1时闹钟定时到时音乐闹铃响起。
二、方案论证（整体电路的工作原理）1、总体电路图说明：K1=0时正常工作，K1=1时保持；对应于电路图中kbaoK2=0时正常工作，K2=1时清零；对应于电路图中kqlK3=0时正常工作，K3=1时给电路快速校分；对应于电路图中kmin K4=0时正常工作，K4=1时给电路快速校时；对应于电路图中khour K6=0时显示基本计时，K6=1时显示闹铃设定时间；对应于kalarmK7=0时闹铃关闭，K7=1时闹铃开启；对应于电路图中klj2、基本计时电路工作原理数字计时器由脉冲发生电路、计时电路、动态译码显示电路和控制电路等几部分构成，其中控制电路包含校分、校时、保持和清零电路。
基本功能部分的原理框图如下：其中，脉冲发生电路将实验箱提供的48Mhz的频率分成电路所需要的频率（1khz，500hz，2hz，1hz）；计时电路由计数器构成，时位是模24的计数器，分位和秒位是模60的计数器，秒个位由脉冲发生电路产生的1hz脉冲进行计数，形成时钟；计时电路与动态译码显示电路相连，将时间显示在六个七段数码管上，并驱动报时电路进行整点报时；动态译码显示电路由数据选择器、译码器、数码管以及一个用于控制的计数器组成，当闪烁频率大于人眼的分辨频率时，就能实现动态显示；报时电路在59’53”, 59’55”,59’57”时使用500hz的频率报时， 59’59”时用1khz的频率报时；清零电路使系统的时、分以及秒同时归零；校时分电路对时、分提供快速校准；保持电路使电路停止计时，显示当前的时间。
3、附加闹钟电路工作原理闹钟电路包括：闹钟校时分与计时校时分复用电路、2选1电路（闹钟和计时电路复用输出）、闹钟开关消颤电路、闹钟校时分清零电路、比较电路（比较时间与闹钟设定的时间）、报时电路等。
闹钟电路与计时电路共用校时、校分开关K4、K3，通过开关K6（Kalarm）切换计时和闹钟显示，K6=0时计时电路校时分，K6=1时闹钟设定时间校分、时；闹钟设定时间与计时电路时间通过2选1电路复用输出；比较电路判断计时时间与闹钟设定时间是否相同，从而达到定时闹铃的功能；报时电路使得整点报时与闹铃功能复用蜂鸣器。
4、多功能数字钟原理框图三、基本计时电路各子模块工作原理1、脉冲发生电路脉冲发生电路将实验箱提供的48MHz 的频率分频成1Hz （供系统时钟），2Hz （快速校分、校时）以及1KHz 和500Hz （供闹钟电路）。
具体见下：（1）模块封装：（2）内部电路：报时电路2选1复用电路 开关消颤电路组清零保持电路校时分电路闹钟电路计时电路脉冲发生电路 译码显示电路1.1 3分频电路：（1）模块封装：（2）内部电路：此处3分频电路由74163用置数法实现,使用74163组成模3计数器实现3分频。
（3）仿真波形：1.2 2分频电路：（1）模块封装：（2）内部电路：此处2分频电路亦由74163用置数法实现,使用74163组成模2计数器实现2分频。
（3）仿真波形：1.3 24分频电路：（1）模块封装：（2）内部电路：24分频电路由3分频电路与3个2分频电路组成。
（3）仿真波形：1.4 1000分频电路：（1）模块封装：（2）内部电路：1000分频电路由3个模10计数器组成，每个模10计数器由74160用反馈复位法实现，从QC端输出，使分频后高电平和低电平之比接近1。
（3）仿真波形：2、计时电路计时电路包括秒、分、时三个模块，依次进位。
其中，秒和分模块类似，都是一个模60计数器，只是秒模块的进位为1Hz脉冲，而分模块的时钟为秒模块的进位，时模块是一个模24计数器，其时钟为分模块的进位。
具体见下：2.1 秒计时模块：（1）模块封装：管脚说明：输入：60s为外部的1Hz脉冲，clear为清零信号。
输出：o1至o4为秒个位，o5至o8为秒十位，sec_to_min为秒向分的进位。
（2）内部电路：秒计时模块的实质是一个模60计数器。
图中，前一个74160为个位，后一个为十位，每当个位计数到1001时，ROC 由0变为1，将十位的ENT 置位，十位的74160计1，当十位的计数到5（0101），个位的计数到9（1001）时，置位两个计数器，重新由0开始，这样就完成了模60计数。
74160置位端LDN 低电平有效，因此将59时个位的B C A D Q Q Q Q ,,,,十位的B D A C Q Q Q Q ,,,与非之后送给LDN 。
在0到59之间时，LDN =1，无效；59时，LDN =0，计数器将被置位为0。
（3）仿真波形：2.2 分计时模块：（1）模块封装：管脚说明：输入：sec_to_min为秒向分的进位，clearmin为清零信号。
输出：minge1至minge4为分个位，minshi5至minshi8为分十位，min_to_hour为分向时的进位。
（2）内部电路：分计时模块的原理同秒计时模块，在此不再赘述（3）仿真波形：2.3 小时计时模块：（1）模块封装：管脚说明：输入：min_to_hour为分向时的进位，clearh为清零信号。
输出：hge1至hge4为时个位，hshi5至hshi8为时十位。
（2）内部电路：小时计时模块是一个模24计数器。
模24计数器原理与模60计数器类似，个位为3，十位为2时置位为0，即将个位的A B Q Q ,和十位的B Q 经与非门接入LDN 。
（3）仿真波形：3、校时、校分、保持、清零电路 3.1 校时、校分、保持电路： （1）模块封装：管脚说明：输入：2hz 为外部脉冲，用来校时分；1hz 为计时脉冲；sec_to_min 为秒计时电路输出的进位；min_to_hour 为分计时电路输出的进位；re_hour 为校时开关；re_min 为校分开关；re_keep 为保持开关。
输出：signal 为秒计时电路输入的计时脉冲；re_min_out 为分计时电路的输入脉冲；re_hour_out 为时计时电路的输入脉冲。
（2）内部电路：由图可见，当保持开关re_keep为低电平时，正常计时；为高电平时，秒个位无时钟信号输入，从而整个系统处于保持状态。
当校分开关re_min=1时，秒不再计时，同时屏蔽了秒向分的进位输入，使得进位脉冲为2hz，从而实现快速校分；当校时开关re_hour=1时，秒不再计时，同时屏蔽了分向时的进位，进位脉冲为2hz，实现快速校时。