EDA数字时钟电工电子实习
实验报告
姓名
班级
学号20
一、实验目的：
1、掌握多位计数器相连的设计方法。

2、掌握十进制、六十进制和二十四进制计数器的设计方法。

3、巩固数码管的驱动原理及编程方法。

4、掌握CPLD技术的层次化设计方法。

二、实验要求：
基本要求：具有时、分、秒计数显示功能，以二十四小时循环计时。

扩展要求：具有整点报时功能。

三、实验原理：
计数时钟由模60秒计数器、模60分计数器、模24小时计数器、蜂鸣器（用于整点报时）、分/时设定模块、输出显示模块构成，秒计数模块的进位输出为分钟计数模块的进位输入，分钟计数模块的进位输出为小时计数模块的进位输入。

74163功能简介：
图1
图2
由图1可知，74163的脉冲上升沿的时候工作。

四、实验过程
1.模60计数器（如图3）
图3
由74163实现计数功能，第一片74163实现10进制，即做0-9的循环，9即二进制的1001，化简可得当q[0]与q[3]同时为1的时候进行清零。

第二片74163实现6进制，即做0-5的循环，5即二进制的111，化简可得当q[4]与q[6]同时为1的时候进行清零，同时第一片74163的进位端作为第二片的脉冲端。

这样就可实现60进制。

60进制计数器用于秒计数器和分计数器，秒个位的进位端作为秒十位的脉冲端秒十位的进位端作为分个位的脉冲端，分个位的进位端作为分十位的脉冲端。

2.模24计数器（如图4）
图4
分十位的进位端作为时个位的脉冲端，时个位的进位端作为时十位的脉冲端。

因为24进制的特殊性，当十位是0和1的时候，个位做十进制循环，即0-9，9的二进制为1001；当十位是2的时候，个位做0-3的循环。

而十位做0-2的循环。

2的二进制为0010,3的二进制为0011。

所以第一片74163不仅要在q[14]与q[17]同时为1的时候清零，还要在第二片74163的q[19]、第一片的q[14]、q[15]同时为1（即23时）做清零。

第二片是3进制，在q[19]=1的时候进行清零。

3.整点报时的设计（如图5）
由于74163在脉冲上升沿工作的特点，如图5所示，前59分50秒输出为低电平，当达到59分51秒时输出一个高电平，将高电平送蜂鸣器开始报时，到59分59秒报时结束。

图5
五、实验电路图：
六、实验心得：
通过本次试验我学会了maxplus2软件的初步用法，可以用该软件模拟一些电路，并且学会了电子时钟的设计方法，同时完整的设计出了一个电子时钟。

该时钟虽然没有完成全部内容，但是可以完成一些简单功能，比如：可以计时并且还有报时功能。

在报时电路设计时，起初没有全部按照实验要求来，只是设计出了在59分59秒报时，不过做了略微改进将四输入与非门换成了三输入与非门，使得报时电路符合实验要求。

从总体上来说本次试验做的还算成功。