（自动优化、布局、布线、适配）
测试电路
编程器/下载电缆
（硬件测试）
（编程、下载）
第一章
EDA技术基础
三、传统方法与EDA方法比较： 传统方法 1.从下至上 2.通用的逻辑元、器件 3.系统硬件设计的后期 EDA方法 1.自上至下
2.可编程逻辑器件
3.系统设计的早期进行仿
进行仿真和调试
4.主要设计文件是电原 理图
实体（Entity） 结构体（Architecture） 库（Library）、 程序包（Package） 配臵（Configuration）
配置（Configuration）
第三章 VHDL编程基础
1、库和程序包 注意：std_logic_1164,std_logic_unsigned程序包 的使用 2、实体：定义系统的输入输出端口 注意：in、inout、out、buffer端口的区别 3、结构体：定义系统（或模块）的行为、元件 及内部的连接关系，即描述其逻辑功能。 注意：顺序语句与并行语句的使用范围 4、配臵：从某个实体的多种结构体描述方式中选择特定 的一个。
CPLD和FPGA FPGA（Field Programmable Gates Array） CPLD（Complex Programmable Logic Device） FPGA：内部互连结构由多种长度不同的连线资 源组成，每次布线的延迟可不同，属统 计型结构。逻辑单元主体为由静态存储 器（SRAM）构成的函数发生器，即查找 表。通过查找表可实现逻辑函数功能。 采用SRAM工艺。
第三章 VHDL编程基础
二、VHDL语言的基本要素
数据对象：常量、变量、信号；
变量与信号赋值的差异： 1）赋值方式的不同： 变量：= 表达式； 赋值没有延迟 信号 < = 表达式；赋值有延迟 2）硬件实现的功能不同 信号代表电路单元、功能模块间的互联，代表实际硬件连线 变量代表电路单元内部的操作，代表暂存的临时数据 3）有效范围的不同： 信号：程序包、实体、结构体；全局量。 变量：进程、子程序；局部量。
Байду номын сангаас
真和修改
4.多种设计文件，发展趋 势以 HDL描述文件为主
第一章
EDA技术基础
四、EDA软件系统的构成
1、设计输入子模块 用图形编辑器、文本编辑器作设计描述，完成语义 正确性、语法规则的检查。 2、设计数据库子模块 系统的库单元、用户的设计描述、中间设计结果。 3、分析验证子模块 各个层次的模拟验证、设计规则的检查、故障诊断。
第二章 大规模可编程逻辑器件
CPLD：内部互连结构由固定长度的连线资源组成，
布线的延迟确定，属确定型结构。逻辑单
元主要由“与或阵列”构成。该结构来自于 典型的PAL、GAL器件的结构。采用EEPROM 工艺。 任意一个组合逻辑都可以用“与—或”表达式 来描述，所以该“与—或阵列”结构能实现大量的 组合逻辑功能。
第三章 VHDL编程基础
五、基本逻辑电路的设计 编码器、译码器、加法器、多路选择器、触发 器、寄存器、计数器、分频器、串并转换电路、奇 偶校验电路、序列信号发生器等。 六、状态机的设计
第四章 开发环境 Quartus II软件的设计过程主要包括： ① 创建项目 ② 输入设计电路（*.vhd,*.gdf） ③ 编译综合 ④ 仿真 ⑤ 增加约束条件（如引脚分配等） ⑥ 编译综合 ⑦ 编程下载（*.sof）
FPGA逻辑能力较弱但 寄存器多(100多K),适 于数据密集型系统 需要外带ROM
CPLD逻辑能力强而寄存 器少(1K左右),适用于 控制(逻辑)密集型系统
使用方法
第三章 VHDL编程基础
库、程序包 实体（Entity） 结构体 （Architecture） 进程 或其它并行结构
一、VHDL程序的基本结构：
第一章
EDA技术基础
4、综合仿真子模块 综合模块：将电路的高级语言描述转换成低级 的，可与FPGA/CPLD或构成ASIC的门阵列基本结构 相映射的网表文件。仿真模块实现对所描述电路的 功能、逻辑和时序等进行验证。 5、布局布线子模块 完成由逻辑设计到物理实现的映射。
第二章 大规模可编程逻辑器件
第二章 大规模可编程逻辑器件
FPGA和CPLD的区别 FPGA
定义 结构 现场可编程门阵列
CPLD
复杂可编程逻辑器件
集成度 应用范围
逻辑单元主体为由静态存储器 逻辑单元主要由“与或 （SRAM）构成的函数发生器， 阵列”构成，采用 即查找表。通过查找表可实现 EEPROM工艺。 逻辑函数功能。 1K – 100 M 门 500 - 50000门
第三章 VHDL编程基础
三、VHDL语言的顺序描述语句
顺序描述语句： 执行顺序与书写顺序一致，与传统软件设计 语言的特点相似。顺序语句只能用在进程与子程 序中。 可描述组合逻辑、时序逻辑。
常用的顺序描述语句： 赋值语句； if语句；case语句；loop语句； next语句；exit语句；子程序；return语句； wait语句；null语句 注意：顺序语句的使用范围（只能在进程和子程序中使用）
数字系统EDA技术复习
第一章
一、EDA技术的定义：
EDA技术基础
以大规模可编程逻辑器件为设计载体，以硬件 描述语言为系统逻辑描述的主要表达方式，以计算 机、大规模可编程器件的开发软件及实验开发系统
为设计工具，自动完成用软件方式描述的电子系统
到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻 辑综合及优化、布局布线、逻辑仿真，直至完成对 于特定目标芯片的适配编译、逻辑映射、编程下载 等工作，最终形成集成电子系统或专用集成芯片的
一门多学科融合的新技术。
第一章
EDA技术基础
二、EDA的工程设计流程
文本编辑器、图形编辑器 源文件
VHDL仿真器
VHDL综合器 （逻辑综合、优化）
（行为仿真、
功能仿真、 时序仿真）
网表文件 （EDIF、 XNL、 VHDL…) 门级仿真器
FPGA/CPLD布线/适配器
（功能仿真、 时序仿真） 各种编程文件
第三章 VHDL编程基础
四、VHDL并发语句（Concurrent）
常用的并发描述语句有： 进程（process）语句、 块（block）语句、 并行信号赋值（简单信号赋值、条件信号 赋值、选择信号赋值） 并行过程调用语句、 元件例化语句、 生成语句。 注意：并发语句的使用范围（不能在进程或子程 序中使用）