F A B
（4-8）
例：分析下图的逻辑功能。
A M =1 B 0 1 1
& 3 1 & 2
& 4
F
1
被封锁
（4-9）
被封锁
A M =0 B 1 0 1
& 2
1
& 4
F
& 3
选通电路
（4-10）
将来的你一定会感谢现在拼命努 力的你。。。
（4-11）
§4.3 组合逻辑电路设计
任务 要求 最简单的 逻辑电路
逻辑状态表见下页
（4-23）
an 0 0 0 0 1 1 1 1
bn 0 0 1 1 0 0 1 1
cn-1 0 1 0 1 0 1 0 1
sn 0 1 1 0 1 0 0 1
cn 0 0 0 1 0 1 1 1
sn ( an b n a n bn )c n1 ( a n b n anbn )cn1
S AB AB A B
C AB
C 0 0 0 1
S 0 1 1 0
（4-21）
逻辑图 A B

逻辑符号 S
=1
A B
&
半 加 器
S C
C
（4-22）
（2）全加器：
相加过程中，既考虑加数、被加数又考 虑低位的进位位。 an---加数；bn---被加数；cn-1---低位的进 位；sn---本位和；cn---进位。
Y0 A2 A1 A0 m0
Y1 A2 A1 A0 m1 Y2 A2 A1 A0 m2 Y3 A2 A1 A0 m3
Y4 A2 A1 A0 m4 Y5 A2 A1 A0 m5
Y6 A2 A1 A0 m6 Y7 A2 A1 A0 m7
（4-38）
除与现时输入有 关外还与原状态 有关
（4-3）
§ 4.2 组合逻辑电路分析 电路 结构 分析步骤： 1.由给定的逻辑图写出逻辑关系表达式。 输入输出之间 的逻辑关系
2.用逻辑代数或卡诺图对逻辑表达式进行 化简。 3.列出输入输出状态表并得出结论。
（4-4）
例：分析下图的逻辑功能。
A B
A
&
AB
&
1S
1A0 1A1 1Y 0 1Y 1 1Y 2 1Y 3
1S
1A0 1A1 1Y 0 1Y 1 1Y 2 1Y 3 GND
一片139中含两个2-4译码器
（4-35）
例：利用线译码器分时将采样数据送入计算机。
总 线
三态门
EA
三态门
EB
三态门
EC
三态门
ED
A
B
Y0
Y1Y 2
2-4线译 码器
C
Y3
D
A0 A1
A1 X 0 0 1 1
A0 X 0 1 0 1
Y0
Y1
Y2
Y3
1 0 1 1 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
“—”表示低电平有效。
（4-34）
74LS139管脚图
U cc
2S
2A0 2A1 2Y 0 2Y 1 2Y 2
2Y 3
2S
2A0 2A1 2Y 0 2Y 1 2Y 2 2Y 3
分析步骤：
1.指定实际问题的逻辑含义，列出真值 表，进而写出逻辑表达式。
2.用逻辑代数或卡诺图对逻辑表达式进 行化简。 3.列出输入输出状态表并画出逻辑电路 图。
（4-12）
例：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。
（1Байду номын сангаас二进制译码器
将n种输入的组合译成2n种电路状态。 也叫n---2n线译码器。
译码器的输入： 一组二进制代码 译码器的输出： 一组高低电平信号
（4-32）
2-4线译码器74LS139的内部线路
&
Y3
A1
&
& &
Y2
输出
Y1
A0
输入
控制端
Y0
S
（4-33）
74LS139的功能表
S
1 0 0 0 0
1.首先指明逻辑符号取“0”、“1”的含义。 三个按键A、B、C按下时为“1”，不按时为 “0”。输出量为 F，多数赞成时是“1”，否 则是“0”。 2.根据题意列出逻辑状态表。
（4-13）
逻辑状态表 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3.画出卡诺图：
F 0 0 0 1 0 1 1 1
（4-14）
用卡诺图化简
BC 00 A 0 0
1
01
11
1 1
AC
10
BC
0 1
0 1
AB
0
F AB BC CA
（4-15）
4.根据逻辑表达式画出逻辑图。
F AB BC CA
A B
& & 1
C
F
&
（4-16）
若用与非门实现
F AB BC CA
A1 X 0 0 1 1
A0 X 0 1 0 1
Y0
Y1
Y2
Y3
1 0 1 1 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
从功能表可知：
Y 0 A0 A 1 A0 A1 Y 1 A0 A 1 A0 A1 Y 2 A0 A1 A0 A1
Y 3 A0 A1
3线－8线译码器74LS138的功能表
输入 输出 S2+S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 x x x x 1 1 1 1 1 1 1 1 x x x 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0
an bn
s a n b n anbn
所以：
sn sc n1 scn1
cn scn1 anbn
（4-25）
逻辑图
a
n b n
逻辑符号
半 加 器
an
半 加 器 Scn-1
sn
1
Cn-1
bn cn-1
全 加 器
sn
cn
cn
（4-26）
全加器SN74LS183的管脚图 14 Ucc 2an 2bn
A B
&
A B
&
F
&
A B B
F A B A A B B
A B A A B B
A B A A B B A B A B （ ） （ ）
（4-7）
真值表
A 0 0 1 1 B 0 1 0 1 F 0 1 1 0
异或门
=1
相同为“0” 不同为“1”
2cn-1
2cn
2sn
SN74LS183
1
1an
1bn 1cn-11cn 1sn GND
（4-27）
应用举例：用一片SN74LS183构成两位串行 进位全加器。 D2
sn
C
cn
D1 sn
串行进位
an bn cn-1 A2
全加器
an bn cn-1
全加器
cn
B2
A1
B1
（4-28）
其它组件：
SN74LS183---四位串行进位全加器。
（4）任何位相加都产生两个结果：本位和、 向高位的进位。
（4-19）
（1）半加器： 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和； C---进位。 真值表
A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 S 0 1 1 0
（4-20）
真值表
A 0 0 1 1 B 0 1 0 1
A B A B
F
&
A B
B
F A B A B A B A B A B A B
（4-5）
真值表
A 0 0 1 1 B 0 1 0 1 F 1 0 0 1
同或门
=
相同为“1” 不同为“0”
F A B
（4-6）
例：分析下图的逻辑功能。
&
A B A
Z1 Y 1 Y 2
Z2 Y 0 Y 3
Z2
1
Z1
1
Y1 Y2 Y3 S A0 A0
（4-43）
接线图
Y0 A1 A1
n-2n 线译码器，包含了n变量所有的 最小项。加上或门或与非门，可以 组成任何形式的输入变量小于n的组 合逻辑函数。
（4-44）
• 74LS138能否可以实现全加器功能？怎么 实现？
电子技术 数字电路部分
第四章
组合逻辑电路
（4-1）
第四章 组合逻辑电路
§ 4.1 § 4.2 § 4.3 § 4.4 § 4.5
概述 组合逻辑电路分析 利用小规模集成电路设计组合电路 几种常用的中规模组件 利用中规模组件设计组合电路