由上面的式子可知， Y－0～Y7同－时又是A2、A1、A0这三个变量的 全部最小项的译码输出，故又将这种译码器称为最小项译码器。1G、 2GA、2GB是选—通—端，—只—有当1G＝1，2GA＝2GB＝0时，—译—码器—才—正常 工作。
46
【例17.5】 用两片3线-8线译码器74LS138构成4线-16线 译码器。
Y AC AB AC AB AC AB
(3) 根据输出逻辑表达式，画出逻辑图，如图17.5所示。
16
17 图 17.6 例17.4逻辑电路
18
解 (1) 写出逻辑函数表达式：
Y1 A AB B AB Y2 AB
(2) 化简逻辑函数表达式：
Y1 AB AB A B Y2 AB
33 图 17.11 二—十进制编码器框图
34 图17.12 74LS147芯片引脚图
35
36 根据表17.7，可写出74LS147二—十进制编码器输出逻辑表达式：
Y3 I8 I9 Y2 I7 I8 I9 I6 I8 I9 I5 I8 I9 I4 I8 I9 Y1 I7 I8 I9 I6 I8 I9 I3 I4 I5 I8 I9 I2 I4 I5 I8 I9 Y0 I9 I7 I8 I9 I5 I6 I8 I9 I3 I4 I6 I8 I9 I1I2 I4 I6 I8 I9
(1) 由逻辑图写出输出逻辑表达式； (2) 化简或变换输出逻辑表达式； (3) 列真值表； (4) 说明电路的逻辑功能。
8 图 17.3 例17.1逻辑电路
9
【例17.1】 分析图17.3所示逻辑电路的功能。 解 (1) 写输出函数表达式：
L1 AB; L2 A C L3 BC; L4 B C L5 L1 L2; L6 L3 L4
根据被编码信号的不同特点和要求，编码器可分为二进制 编码器、二—十进制编码器和优先编码器等。
21 图 17.7 编码器框图
22 1. 二进制编码器 用n位二进制代码对2n个信号进行编码的电路称为二进制 编码器。现以8线—3线编码器为例说明，如图17.8所示。
图 17.8 8线—3线编码器
23
8线—3线编码器有I0~I7 八个输入端，且高电平有效，输出是 3位二进制代码Y0~Y2。输入输出所对应的逻辑关系如表17.5所示。
(3) 列出相应的真值表， 如表17.4所示。 (4) 分析逻辑功能：此电路的逻辑功能为一位二进制加法器 (半加器)。
19
20
17.3 常用组合逻辑电路 17.3.1 编码器
编码是将具有特定意义的信息按一定的规律编成相应进制 代码的过程。执行编码功能的电路通称为编码器。编码器的框 图如图17.7所示，其输入信号为被编信号，输出为相应进制代 码。
31
YY12
(I7 (I7
I6 I6
I5 I4) I5I4I3
S I5 I
4I
2
)
S
Y0 (I7 I6I5 I6 I4I3 I6 I4 I2I1) S
YS I7 I6 I5 I4 I3 I2 I1I0 S YEX (I7 I6 I5 I4 I3 I2 I1 I0 ) S
电路，如图17.9所示。
26
图 17.9 8线—3线编码器电路 (a) 或式编码器电路；(b) 与非式编码器电路
27
2. 优先编码器 优先编码器克服了一般编码器的局限性，它允许所有输入 端可以同时有信号，电路只对其中优先级别最高的输入信号进 行编码，而不会对级别较低的信号编码，输入信号之间无约束 条件。优先编码器的使用比较广泛，常用的型号一般有：T341、 T1148、T4148、74LS148等系列产品。图17.10所示为74LS148 优先编码器芯片引脚图，真值表如表17.6所示，表中的“×” 号表示可任意取值。
38 图 17.13 二进制译码器框图
39
为了保证输入代码和输出端的对应关系，若输入是n位二 进制代码，则译码器必然有2n个输出端线。因此，2位二进制 译码器一般有四个输出端，称为2线-4线译码器；3位二进制译 码器有8个输出端，又称为3线-8线译码器。
40 1. 2线-4线译码器 图17.14所示为2线-4线译码器74LS139的芯片引脚图，其 真值表如表17.8所示。
24 根据表17.5的值写出对应的逻辑表达式：
YY12
I0I1I2I3I4I5I6I7 I0I1I2I3I4I5I6I7
I0I1I2I3I4I5I6I7 I0I1I2I3I4I5I6I7
I0I1I2I3I4I5I6I7 I0I1I2I3I4I5I6I7
I0I1I2I3I4I5I6I7 I0I1I2I3I4I5I6I7
28 图 17.10 74LS148优先编码器芯片引脚图
29
30
由表17.6可见，在 S 0 ，电路正常工作状态下，允许Ī0~Ī7当
中同时有编码信号的存在。Ī7的优先级别最高，Ī0的优先级别最低。
为控制端S，YS为片选信号输入端， 值表17.6可写出输出逻辑表达式：
用于扩展输出端。根据真
YE X
Y0 I0I1I2I3I4I5I6I7 I0I1I2I3I4I5I6I7 I0I1I2I3I4I5I6I7 I0I1I2I3I4I5I6I7
在任何时刻，编码器只能对I0~I7中的一个变量进行编码，即
一个输入量为1，其余七个输入量均为0。此时编码器输出一组数
码，表示对输入端为“1”的输入进行编码，得出下面的表达式:
3 图 17.1 组合逻辑电路例子
4 根据图17.1所示，可以写出该图的逻辑功能表达式:
Y (A B) C S (A B)C AB
组合逻辑电路的特点是：电路结构只能由逻辑门电路组成， 没有记忆单元，且只有从输入到输出的通路，没有从输出到输入 的回路。
5 2. 逻辑功能的描述 对于任一多输入、多输出的组合逻辑电路，都可以用图 17.2所示的框图表示。
图17.2 组合逻辑电路框图
6
图中A1，ALeabharlann ，…，An表示输入变量，Y1，Y2，…，Ym表示输出 变量。输入和输出之间的逻辑关系可以用一组逻辑函数表示：
Y1 f1(A1, A2 ,, An )
Y2
f2 (A1, A2 ,, An )
Ym fm (A1, A2 ,, An )
7
17.2 组合逻辑电路的分析和设计 17.2.1 组合逻辑电路的分析
Y2 I4 I5 I6 I7 Y1 I0 I1 I2 I3 (或式) Y0 I1 I3 I5 I7
25 或
YY12
I4 I2
• •
I5 I3
• •
I6 I6
• •
I7 I7 (与非式)
Y0 I1 • I3 • I5 • I7
根据上面的逻辑表达式，可以得出编码器的“或门”或“与非门”
由
YE
的表达式可知，当
X
S=0时，只要输入端有信号存在，
则
YEX。反0 之，若
YE，X 则0 表明编码器有输入信号。
而 =1则Y表EX示无输入信号。利用这一特征，在多片编码器串接
应用中，
可作为输出位的扩展端。 YE X
32
3. 二—十进制编码器 将十进制的10个数字0～9编制成二进制代码的电路称为 二—十进制编码器，它是把10个输入信号I 0～I 9分别编成 对应的BCD代码的电路。由于对10个输入信号进行编码，因此 需要4位二进制代码表示，编码器输出为4位。图17.11所示为 二—十进制编码器的框图。 常用的二—十进制编码器为8421BCD编码器，有T340、 T1147、T4147或是74LS147等型号。下面就以74LS147二—十进 制编码器为例进行说明。图17.12是74LS147芯片的引脚图，其 真值表如表17.7所示。
17.2.2 组合逻辑电路的设计 组合逻辑电路设计的方法是根据给出的实际逻辑问题，求
出实现这一逻辑功能的最简逻辑电路。其步骤如下： (1) 依据实际问题的逻辑关系列出相应的真值表； (2) 由真值表写出输出逻辑函数表达式； (3) 对输出逻辑函数进行化简； (3) 根据最简输出逻辑函数式画出逻辑图。
图 17.15 74LS138芯片引脚图
44
45
根据表17.9可写出该译码器的输出表达式及最小项表达式：
Y0 A2 A1A0 m0; Y1 A2 A1A0 m1
Y2 A2A1A0 m2; Y3 A2A1A0 m3
Y4 A2 A1A0 m4; Y5 A2 A1A0 m5
Y6 A2A1A0 m6; Y7 A2A1A0 m7
图 17.4 例17.2逻辑电路
11
12 解 (1) 输出函数
YAB Y Y1 C
ABC ABC ABC ABC ABC
(2) 列出逻辑函数的真值表，如表17.2所示。 (3) 分析逻辑功能：A、B、C三个输入变量有奇数个1时，输 出函数Y就为1，故该逻辑电路为判奇电路。
13
14
15
【例17.3】 设计一个A、B、C三人表决电路，当提案 表决时，若多数人同意，则提案通过，但同时A具有否决权。
解 (1) 根据题意列出相应的真值表见表17.3，其中同意用1 表示，不同意用0表示，提案通过用1表示，提案否决用0表示。
(2) 写出输出函数表达式，而后根据卡诺图化简得出最简输出 逻辑表达式：
图 17.14 74LS139芯片引脚图
41
42 根据真值表17.8，可写出该译码器的输出表达式：
Y0 A1A0S; Y1 A1A0S Y2 A1A0S; Y3 A1A0S
43 2. 3线-8线译码器 图17.15所示为3线-8线译码器74LS138的芯片引脚图，其 真值表如表17.9所示。
解 根据题目要求，需要4个输入端，16个输出端，需用2 片74LS138构成，如图17.16所示。
47 图 17.16 例17.5译码器电路