布局布线
Place and route，给出版图的整体规划和各图形间的连接
2012-11-7
东南大学无锡分校
电 路 图 与 版 图 一 致 性 检 查 （ LVS,layout versus schematic） 电路图与版图一致性检查（ LVS ）从版图中 提取的电路同原电路相比较，其方法通常是将 两者的网表进行对比。比较的结果，可以是完 全一致或两者不全一致。设计者应对所示的错 误进行必要的版图修改。
2012-11-7
34
实验所采用的设计规则
东南大学无锡分校
规则 7.1a 7.1b 7.2a 7.2b 7.2c 7.3 7.4
描述 Metal1 Minimum Width Tight Metal1 Max Width Metal1 to Metal1 Spacing Tight Metal1 spacing Tight Metal1 space to Metal1 Metal1 Overlap of PolyContact Metal1 Overlap of ActiveContact

是各集成电路制造厂家根据本身的工艺特点和技术水 平而制定的；


设计人员与工艺人员之间的接口与“协议”；
版图设计必须无条件的服从的准则。
2012-11-7
§ 2 设计规则（DR，Design Rules）
东南大学无锡分校
什么是设计规则

用特定工艺制造电路的物理掩膜版图都必须遵循一系列 几何图形排列的规则，这些规则称为版图设计规则。
2012-11-7
东南大学无锡分校
电气规则检查（ERC，electrical rule checker） 除违反设计规则而造成的图形尺寸错误外，常还 会发生电学错误，如电源、地、某些输入或输出端的连 接错误。这就需要用ERC检验步骤来加以防范。 为了进行ERC的验证，首先应在版图中将各有关电学 节点做出定义。如将电源、接地点、输入端、输出端分 别给出“节点名”。
2012-11-7
CMOS版图设计基础
东南大学无锡分校
§1 版图设计入门 §2 设计规则 §3 基本工艺层版图 §4 FET版图尺寸的确定 §5 版图设计方法 §6 标准单元版图 §7 设计层次化
2012-11-7
§1 版图设计入门
版图设计的定义
东南大学无锡分校
版图(Layout)是集成电路从设计走向制造的桥梁，它
规则类型 Min width Not exist Spacing Spacing Spacing Surround Surround
Lambda 3
3 2 2 1 1
2012-11-7
35
实验所采用的设计规则
东南大学无锡分校
规则
描述 Poly Contact Exact Size
规则类型 Exact width
拓扑设计规则(绝对值) （微米准则） λ设计规则(相对值) （ λ准则）

最小宽度 最小间距 最短露头 离周边最短距离

最小宽度w=mλ 最小间距s=nλ 最短露头t=lλ 离周边最短距离d=hλ
λ由IC制造厂提供，与具体的 工艺类型有关，m、n、l、h 为比例因子，与图形类型有关。
2012-11-7
§ 2 设计规则
工艺误差
东南大学无锡分校
工艺误差 显影：光衍射导致边缘模糊化 刻蚀：横向刻蚀，使边缘加粗 注入：横向注入导致n＋/p+区沿水平方向有不期望的扩大
2012-11-7
§ 2 设计规则
物理极限
物理极限
东南大学无锡分校
串扰：导线过细及间距过短，会使相邻导线发生电耦合 电迁移：铝条过细或间距过短，电迁移最用更明显
2012-11-7
实验所采用的设计规则
东南大学无锡分校
表1：采用的阱（Well）规则
规则 1.1 1.2 Well Minimum Width Well to Well (Different Potential) Spacing 描述 规则类型 Min width No check lambda 10
2012-11-7
§ 1 版图设计入门
设计目标
满足电路功能、性能指标、质量要求 尽可能节省面积，以提高集成度，降低成本 尽可能缩短连线，以减少复杂度，缩短延时、改善可靠性
东南大学无锡分校
版图的意义
集成电路掩膜版图设计师实现集成电路制造所必不可少的设计 环节，它不仅关系到集成电路的功能是否正确，而且也会极大 程度地影响集成电路的性能、成本与功耗。 它需要设计者具有电路系统原理与工艺制造方面的基本知识， 设计出一套符合设计规则的“正确”版图也许并不困难，但是 设计出最大程度体现高性能、低功耗、低成本、能实际可靠工 作的芯片版图缺不是一朝一夕能学会的本事。
2012-11-7
§ 1 版图设计入门
东南大学无锡分校
把设计过程抽象成若干易于处理的概念性版图层次， 这些层次代表线路转换成硅芯片时所必需的掩模图 形。 CMOS生产工 序中的每一层 是由不同的图 案来定义的， 一层图案包含 有一组几何图 形，它们一般 称为多边形。
2012-11-7
§ 1 版图设计入门
东南大学无锡分校
1. N阱——做N阱的封闭图形处，窗口注入形成P管的衬 底 2. 有源区——做晶体管的区域（G,D,S,B区），封闭图 形处是氮化硅掩蔽层，该处不会长场氧化层 3. 多晶硅——做硅栅和多晶硅连线。封闭图形处，保 留多晶硅。 4. 有源区注入——P+,N+区。做源漏及阱或衬底连接区 的注入 5. 接触孔——多晶硅，扩散区和金属线1接触端子。 6. 金属线1——做金属连线，封闭图形处保留铝 7. 通孔——两层金属连线之间连接的端子 8. 金属线2——做金属连线，封闭图形处保留铝

由于器件的物理特性和工艺的限制，芯片上物理层的尺 寸进而版图的设计必须遵守特定的规则。

这些规则通常规定芯片上诸如金属和多晶硅的互连或扩 散区等物理现象的最小允许线宽、最小特征尺寸以及最 小允许间隔。

制定设计规则的主要目的是为了在制造时能用最小的硅
片面积达到较高的成品率和电路可靠性。
2012-11-7
1.3
Well to Well (Same Potential) Spacing
Spacing
6
2012-11-7Fra bibliotek32实验所采用的设计规则
东南大学无锡分校
表2：有源区（Active）规则
规则 2.1 2.2 2.3a 2.3b 2.4a 2.4b 描述 Active Minimum Width Active to Active Spacing Source/Drain Active to Well Edge Source/Drain Active to Well Space WellContact(Active) to Well Edge SubsContact(Active) to Well Spacing 规则类型 Min width Spacing Surround Spacing Surround Spacing lambda 3 3 5 5 3 3
2012-11-7
33
实验所采用的设计规则
东南大学无锡分校
表3：多晶硅（Poly）规则
规则 3.1 3.2 3.3 3.4/4.1 3.5 描述 Poly Minimum Width Poly to Poly Spacing Gate Extension out of Active Source/Drain Width Poly to Active Spacing 规则类型 Min width Spacing Extension Extension Spacing lambda 2 2 2 3 1
2012-11-7
§ 1 版图设计入门
版图编辑
EDA工具的作用
东南大学无锡分校
规定各个工艺层上图形的形状、尺寸、位置（Layout Editor）
规则检验
版图与电路图一致性检验（LVS，Layout Versus Schematic） 设计规则检验（DRC，Design Rule Checker） 电气规则检验（ERC，Electrical Rule Checker）
CMOS工艺层
东南大学无锡分校
2012-11-7
§ 1 版图设计入门
CMOS掩模版次
东南大学无锡分校
N 阱 双 层 金 属 化 C M O S 工 艺 版 次
2012-11-7
东南大学无锡分校
2012-11-7
§ 2 设计规则（DR，Design Rules）
东南大学无锡分校
什么是设计规则

因IC制造水平及物理极限效应对版图几何尺寸提出的 限制要求；
2012-11-7
东南大学无锡分校
2012-11-7
版图流程——Contact（5）
东南大学无锡分校
2012-11-7
版图流程——Metal 1（6）
东南大学无锡分校
2012-11-7
集成电路版图设计—物理设计
东南大学无锡分校
发展历史 红膜：用带有红膜的双层塑料，手工或机械制作图形，然 后通过粗缩和精缩，将图形转移到铬版上。 大型计算机制作图形，然后通过图形发生器将图形转移到 铬版上。 UNIX工作站：用图形设计软件如Mentor graphics, Cadence, Compass, Daisy等在工作站上实现图形设计。 将软件移植于PC机上。
lambda 2
表 ： 接 触 孔 规 则
5.1
5
5.2a
5.2b 5.3 6.1 6.2
FieldPoly Overlap of PolyCnt