例4图
解： （1）根据计数式A/D转换器的工作原理，完成一次最长的A/D转换 所需的时间为： 。 本例题为8位D/A转换器，故n=8。CP的频率f=100kHz，故=10μs。因 此
（2）已知=9.18V，D/A转换器为8bit，因此8bit D/A转换器最低位 为1时输出的值应为：
在=5.410V情况下，计数器应记的次数： 故计数器中的状态Q7Q6…Q0应为10010111。此状态就是转换结束后 电路的输出状态。完成这次转换所需的时间:
第12章 数字信号处理的硬件实现
.1 学习要点
了解常见ADC的分类，理解ADC量化噪声产生的原因以及量化噪 声的特点。了解通用信号处理器的基本特点，重点掌握TMS320C6X系 列DSP的特性，并能够与ADSP系列进行相关参数的比较。
1.信号的量化技术
将模拟量转换成数字量，简称为AD转换，完成这种转换的电路称 为模数转换器(Analog to Digital Converter) ，简称ADC；或将数字量转 换成模拟量，简称DA转换，完成这种转换的电路称为数模转换器 (Digital to Analog Converter) ，简称DAC。
ADSP2106x系列同TMS320C6000系列的比较见表12-1。
表12-1 ADSP2106x系列同TMS320C6000系列的比较
型号
最高浮点计算速度 片内内存
始型
ADSP2106x 120MFLOPS/40MHz TMS320C3x/4x 150MFLOPS/75MHz
改进型
ADSP2116x 480MFLOPS/80MHz TMS320C67x 1GFLOPS/167MHz
1.3习题精解
1.模-数转换器ADC常用的有双积分式和逐次逼近式，请扼要比较它 们的优缺点。在微机控制系统的模拟输入通道中常常应用采样-保持电 路，其主要原因是什么?
解：逐次逼近式ADC采用的是二分搜索、反馈比较、逐次逼近的转 换原理。其优点是转换速度快，转换精度高;缺点是输入模拟信号变化 速度较快时，会产生较大的非线性误差。双积分ADC的优点一是不需要 DAC，能以低成本实现高分辨率;二是双积分ADC的实质是电压一时间 变换，所以转换精度高，抗干扰能力强。缺点是需要二次积分，转换速 度慢。当输入模拟信号变化率比较大时，逐次逼近式ADC会产生相当大 的非线性误差，为改善这种情况，可在ADC前面增加一级采样-保持电 路。
(1) ＝3R时，输出模拟电压； (2) ＝2R时，输出模拟电压。
题2图
解： 在电路中n＝8，D＝11010110。
图8.5 例8.2电路图
（1）当＝3R时， 由可得：
（2）当＝2R时，
4．12位逐次比较A/D转换装置的系统时钟频率为20MHZ，输出代 码是从装置内的触发器输出端取出的并行解码。试问一次转换所需时间 t为多少？取样频率上限为多少？在不丢失信息情况下允许最高输入信 号频率为多少？
2．权电阻网络8位D/ A转换器如题1图所示，设UREF＝10V，当R＝ 2KΩ,RF＝1KΩ时，求：
（1）D / A转换器的最小可分辨电压Δ等于多少？ （2）当输入数码a7a6a5a4…a0＝11111111时，滿度输出电压Uom为 多大？ （3）当输入数码a7a6…a0=10110111时，输出电压U0有多大？
时访问； 4) 具有低开销或无开销循环及跳转的硬件支持； 5) 快速的中断处理和硬件I/O支持； 6) 具有在单周期内操作的多个硬件地址产生器； 7) 可以并行执行多个操作； 8) 支持流水线操作，使取指、译码和执行等操作可以重叠执行。 （2）TI公司TMS320C系列基本特点为： 1) 修正的哈佛结构； 2) 广泛采用流水操作； 3) 专用的硬件乘法器； 4) 特殊的DSP指令； 5) 指令周期短。
例3 什么是定点DSP芯片和浮点DSP芯片？各有什么优缺点 解：定点DSP完成的是整数运算或小数运算，数值格式中不包含阶 码。一般情况下，定点DSP芯片的价格较便宜，功耗较低，但运算精度 稍低。而浮点DSP芯片的优点是运算精度高，且C语言编程调试方便， 但价格稍贵，功耗也较大。例如TI的TMS320C2XX/C54X系列属于定点 DSP芯片，低功耗和低成本是其主要的特点。而TMS320C3X/C4X/C67X 属于浮点DSP芯片，运算精度高，用C语言编程方便，开发周期短，但 结构体系？ 解：传统的通用处理器采用统一的程序和数据空间、共享的程序和 数据总线结构，即所谓的冯•诺依曼结构。DSP普遍采用了数据总线和程 序总线分离的哈佛结构或者改进的哈佛结构，极大的提高了指令执行速 度。片内的多套总线可以同时进行取指令和多个数据存取操作，许多 DSP片内嵌有DMA控制器，配合片内多总线结构，使数据块传送速度大 大提高。
（3）TMS320C6000系列DSP显著特点为：
1) 体系结构采用VLIW，片内八个并行处理单元； 2) 32位外部存储器接口； 3) TMS320C6X的指令集可进行字节寻址，获得8位／16位／32位数据，
可提高存储器的利用率； 4) 具有灵活的锁相环路时钟产生器(×1，×2，×4)，可以对50MHz输入时
2.数字信号处理的硬件实现
(1)通用数字信号处理器
通用数字信号处理器，也称DSP芯片，是一种特别适合于进行数字 信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号 处理算法。其主要特点有：
1) 在一个指令周期内可完成一次乘法和一次加法； 2) 程序和数据空间分开，可以同时访问指令和数据； 3) 片内具有快速 RAM，通常可通过独立的数据总线在两块中同
题1图
解：
图7.4 例7.1电路图
（1）因为最小可分辨电压△是最低位数码a0=1，其他位数码都为0 时所对应的输出电压U0，所以
（2）当a7a6a5a4…a0＝11111111时 （3）∵ ∴当a7a6…a0=10110111时，输出电压
U0＝183△＝－183×0.039V＝－7.137（V）
3．设8位T型电阻网络DAC如题2图所示，已知＝－10V，输入量数 字D＝11010110，试求：
解： ∴周期 ∵一次转换需要n+1=12＋1＝13个CP信号 ∴一次转换所需要的时间t为： ∵一个取样周期≥ ∴取样频率上限≥
根据抽样定理：在一个周期内对信号至少取样2次，便可得到不失真 输出，可以推算，在不失真信息的情况下允许最高信号频率为：
≤
③Σ- Δ型ADC特点：
转换速率较低，但具有较高的转换位数（分辨率）。
(2)ADC的量化噪声
①定义：
理想ADC的噪声由其固有的量化误差产生，也称为量化噪声。但实 际使用的ADC是非理想器件，它的实际转换曲线与理想转换曲线之间存 在偏差，所以表现为多种误差。
②信噪比公式：
③结论：
A/D变换器的位数越多，信噪比就愈高，每增加一位，输出信噪比增 加约6dB。增加A/D变换器的位数可以提高信噪比，但A/D变换器的成本 也会随位数的增加而迅速增加。
钟进行不同的倍频处理； 5) C6X DSP采用流水线结构，使得指令高效执行，有利于编程、调试、
电路的应用开发； 6) l6位宿主机接口，可以配置为宿主DSP的加速器，兼容IEEE1149．1
JTAG。功耗低； 7) C6X DSP 采用并行处理流水线的LOAD／STORE结构，可以在一个
时钟周期执行8条指令，同时系统结构为大量的并行处理服务。
560MByte/s N/A
480MByte/s 480MByte/s
1.2 精选例题
例1 请问流水线为什么能减少指令平均执行时间吗？ 解：流水线的引入并非减少了单个指令的执行时间。通常情况下， 由于流水线将程序的执行过程划分为不同的阶段，各个阶段完成本阶段 任务通常是不相同的，流水线只能按照最长的阶段的时间作为流水节拍 进行工作。但是，流水线的引入，带来的指令的并行执行，缩短了每条 指令的平均执行时间。
(1)ADC的分类
ADC具有各种速率，使用不同的接口电路，并可提供不同的精确 度。最常用的ADC类型包括闪速ADC、逐次逼近ADC和Σ- ΔADC。
①闪速ADC特点：
转换速率最快，转换位数较低（分辨率）。
②逐次逼近型（SAR）ADC特点：
速度较高、功耗低,在低分辨率（< 12位）时价格便宜，但高精度 （> 12位）时价格很高。
ADSP1406x/1416x 480MFLOPS/40MHz 多片集成型
TMS320C8x 600MFLOPS/50MHz
4Mbit 1Mbit 6Mbit 1Mbit 16Mbit 50KB
浮点精度
32/40 32/40 32/40
32 32/40
64
最大数据吞吐 率
250MByte/s N/A
例4 计数式A/D转换器电路如例4图所示。图中运放作为比较器使 用，当>时比较器输出=1，反之，当<时，=0。为转换控制信号。计数 器为8位二进制加法计数器。已知时钟CP的频率f=100kHz。
(1) 试问完成一次最长的A/D转换需要多少时间？ (2) 若已知8bitD/A转换器的最高输出电压为9.18V，当=5.410V时， 电路的输出状态D=Q7Q6…Q0是什么？完成这次转换所需的时间是多 少？