怎么改接？
题3.6.7 已知集成计数器74HC193的功能表
（1）若要设计一个100进制8421BCD编码的加法计 数器需要几片74HC193？各片应设计成几进制计数器？ （2）试用片间同步级联法设计80进制8421BCD编码 的加法计数器； （3）试用片间异步级联法设计80进制8421BCD编码 的加法计数器；
(1)利用反馈清零法设计一个8421BCD编码的十进制加 计数器 解：74HC193是异步清“零”，又因S10= Q3Q2Q1Q0=1010，所以应该用1010状态将计数器置 成0000，然后再重新开始计数。 所以连接电路为：
（2）利用反馈置数法设计一个余3编码的十进制加 计数器。 反馈置数法是异步实现的，因此将余3码的最小数 Q3Q2Q1Q0=0011从数据输入端输入，将最大数 Q3Q2Q1Q0=1100加1后作为置数控制，控制状态应 该是Q3Q2Q1Q0=1101，即控置数控制逻辑关系为：
（1）试利用反馈清零法设计一个8421BCD编码的七进 制加计数器。
电路是异步清零
C r Q2Q1Q0
（2）试利用反馈置数法设计一个余3编码的七 进制加计数器。
因为74LS16？是同步置数 状态转换中的最小数0011应该从数据输入端 加入，而最大数1001作置数控制
（3）试用一片74HC161及图题2.4.26（c）电路设计成 一个能自动完成加、减循环计数的计数器。即能从000 加到111，再从111减到000循环（注，111只允许出现一 次，000要求出现2次）。
题3.7.4 试用256×４字位的RAM，用位扩展的方法 组成一个256×8字位的RAM，请画出电路图。 解：256×４字位的RAM只有4位数据线，要扩大成8 位时应采用位扩展的方法实现。
题3.7.5 C850是64×1字位容量的静态RAM， 若要用它扩展成一个128×4字位容量的RAM， 需要几块C850?并画出相应的电路图。
题3.7.8 利用数据选择器和数据分配器的原理， 将二只64*8容量的ROM分别变换成一只512*1字
位和一只256*2字位ROM。
变换成512×1字位时用8选1的数选择器
变换成256×2字位的系统时用双4选1的数据选
择器
题4.1.1 试分别画出图题所示各电路的电压传输特性曲线。
＊其中的(e)R1和R2应 该有参数，否则当某个 运放输出低电平时，不 一定能断定稳压管击穿， 即输出负电平要具体分 析，经计算应取 R1=10K，R2=5K时， 上述传输特性画的正确。 而运放输出都是高电平 时，两只二极管都截止， 正向稳压管击穿，输出 为+5V。
（2）试用片间同步级联法设计36进制8421BCD编 码的加）异步式36进制计数器
题3.7.2 将包含有32768个基本存储单元的存 储电路连接成4096个字节的RAM，则： （1）该RAM有几根数据线? （2）该RAM有几根地址线?
解：一个基本存储单元存放有一位二进制信 息，一个字节为8位二进制信息， 32768=215=212×8=212×23。所以： (1) 有8根数据线； (2) 有12根地址线，一次访问一个字节，即8 位数据。
（b）该电路是连接成减法 模式，当有借位输出时，将 数据输入端的数据置入计数 器中，计数器又重新开始新 一轮计数，状态转换图如图 所示。
BO Q3 Q 2 Q1 Q 0 CPD
0000状态出现时是否就置数？虽然是异步置数方式 注意 BO 还需要脉冲配合！ 慎用！
（c）是用“置数”法实现的减法计数。根据电路连接， 当计数计到Q3Q2Q1Q0=1000时，计数器置数控制将 0111数据置入，然后开始从0111状态做减法计数，
（3）异步级联的8421BCD编码的80进制加法计数器。
一个很窄的工作脉冲沿，不是好的连接
题3.6.5 已知集成计数器74HC193的功能表和引脚图 （1）利用反馈清零法设计一个8421BCD编码的十进制加计数 器。 （2）利用反馈置数法设计一个余3编码的十进制加计数器。 （3）能否采用反馈清零法设计减法计数器？能否应用反馈置 数法设计减法计数器？为什么？试设计一个8421BCD编码十进 制减法计数器。
LD Q3Q2Q0
（3）对减法计数器，只能用反馈置数法实现，而不能用反馈清 零法。？？？（只是针对8421BCD） 因为减法是要从某一个数开始相减的，该数据只能预置入计数 器中，反馈清零无法将某一数据置入。 8421BCD的十进制减法计数器将最大数Q3Q2Q1Q0=1001从数 据输入端置入，控制逻辑用Q3Q2Q1Q0=1111（因为减到“0000” 后再来一个CP脉冲计数器状态先出现1111，利用该状态将 Q3Q2Q1Q0=1001置入，然后开始减法。所以控制逻辑有：
理想条件，不考虑门的延时。
当个位数等于9时，高位同步保持端等于1，允许高位在 下一个时钟上升沿到来后计数一次，其它情况同位因为同 步保持端等于0，即使有时钟有效沿也不计数。 但是，在个位数由8变到9时，在高位CPD形成上升延， 若考虑门的延迟，此时CPU 为“1”高位减法？？可能出问 题 同步级联时选用有同步保持控制端的芯片，如74HC163
解：（1）要二片74HC193集成计数器。图示电路是采 用异步法实现的8421BCD编码的100进制加法计数。
高位很窄的脉冲，工作不可靠，是否有好的改进方式？
（2）同步式80进制加法计数器，拾位计数器连接成8 进制。个位仍然是8421BCD码的10进制加法计数器。
同步级联时一定要使用集成计数器的同步保持端
题3.7.9 有两块16KB(2048*8)的ROM，试用它们 构成： (1)32KB(4096*8)的ROM； （1）用二片16KB(2048*8)的ROM，加一个反相器 即可实现32KB(4096*8)的ROM，连接图所示：
(2)32KB(2048*16)的ROM。
该题只要进行数据位扩展即可，连接电路如图所 示：
LD Q3Q2Q1Q0
题3.6.6 中规模集成四位二进制计数器 （74HC16?）的功能表和引脚图分别如表和图 题所示
（1）试利用反馈清零法设计一个8421BCD编码的七 进制加计数器。 （2）试利用反馈置数法设计一个余3编码的七进制 加计数器。 （3）试用一片74HC161及图题2.4.26（c）电路设 计成一个能自动完成加、减循环计数的计数器。即 能从000加到111，再从111减到000循环（注，111只 允许出现一次，000要求出现2次）。
题3.7.3 RAM的容量为256×４字位，则： （1）该RAM有多少个存储单元? （2）该RAM每次访问几个基本存储单元? （3）该RAM有几根地址线?
解： 一个基本存储单元存放有一位二进制信息， 所以1024字位容量就有： (1) 1024个基本存储单元； (2) 由四个基本存储单元组成一个4位的存储单 元，该存储器每次访问4个基本存储单元； (3) 有8根地址线。
（1）若要设计一个36进制8421BCD编码的加法计数器 需要几片74HC193？各片应设计成几进制计数器？
解：（1）由于是8421BCD编码，所以应该采用个位是 十进制，而拾位是3进，但是当个位在第4次10进时， 只能计到0101时，下一个CP脉冲将两个计数器都清 “0”，然后重新开始新一轮计数（即二片74HC193集 成电路）。
题3.6.2 图题是一个实现串行加法的电路图，被加数“11011” 及加数“10111”已分别存入两个五位被加数和加数移位寄存器 中。试分析并画出在六个时钟脉冲作用下全加器输出Si端、进 位触发器Q端以及和数移位寄存器中左边第一位寄存单元的输 出波形（要求时间一一对应）。
0
全加和Si
0
进位触发器Q
由于74LS161只能作加法计数，要实现000→111→000加法/减循 环计数时，其输出只能取自图(c)电路
题3.6.8 已知集成计数器74HC193的功能表和引脚图分别 如题表3.6.3和图题3.6.3所示， （1）若要设计一个36进制8421BCD编码的加法计数器需 要几片74HC193？各片应设计成几进制计数器？ （2）试用片间同步级联法设计36进制8421BCD编码的加 法计数器； （3）试用片间异步级联法设计36进制8421BCD编码的减 法计数器；
题4.1.2 已知三个电压比较器的电压传输特性如图题 （a）、（b）、（c）所示，它们的输入电压波形如 图（d），试画出vO1、vO2和vO3的波形。
0
和数最左一位
0
题3.6.3 中规模集成计数器74HC193功能表和引脚图 分别如图表3.6.3和图题所示，其中 CO BO 分别为进位和借位输出，试问： （1）分析图(a)(b)(c)是几进制计数器？ 采用什么编码方式计数。
解：（a）电路是用“反馈清除” 法将计数器连接成加法计数，当 计数器的状态计到 Q3Q2Q1Q0=1000时，触发器内容 清“零”，复位端恢复为高电平， 计数器重新开始计数。电路是一 个8进制加法计数器，采用421编 码计数，其状态转换图为：
高位计数条件是 CP U , CP D Q3Q 1Q0 (低位) 1
当CP上升沿到来后，若低位Q3Q2Q1Q0=1011，此时高位的 CPD 1
由于低位是异步置数，低位Q3Q2Q1Q0=1011仅短暂出现， 立即被置成0000。这意味高位的CPD仅出现短暂高电平， 当下一个CP上升沿到达时，高位的CPD早已是低电平了， 此时仍不能计数。因此，本电路的高位永远不可能计数。
题3.6.4 已知集成计数器74HC193构成的电路如图题所 示，试问： （1）图题构成几进制计数器？
解：低位计数用置数法实现，，当计数计到 Q3Q2Q1Q0=1011时，因为是异步置数， Q3Q2Q1Q0=1011立即被置成0000，下一个CP脉冲重 新开始加法计数，低位状态转换图是 0000~1010,8421编码的11进制加法计数器。