第6章 触发器【6-1】已知由与非门构成的基本RS 触发器的直接置“0”端和直接置“1”端的输入波形如图6.1所示,试画出触发器Q 端和Q 端的波形。
R d Sd Q Q图 6.1解:基本RS 触发器Q 端和Q 端的波形可按真值表确定,要注意的是,当d R 和d S 同时为“0”时,Q 端和Q 端都等于“1”。
d R 和d S 同时撤消,即同时变为“1”时,Q 端和Q 端的状态不定。
见图6.1(b )所示,图中Q 端和Q 端的最右侧的虚线表示状态不定。
R d S d QQ不定状态图6.1(b ) 题6-1答案的波形图【6-2】触发器电路如图 6.2(a)所示,在图(b)中画出电路的输出端波形,设触发器初态为“0”。
Qd S d Q QR(a) (b)图6.2解:此题是由或非门构成的RS触发器,工作原理与由与非门构成的基本RS 触发器一样,只不过此电路对输入触发信号是高电平有效。
参照题6-1的求解方法,即可画出输出端的波形,见图6.2(c)。
d S d QR 不定状态图6.2(c)【6-3】试画出图6.3所示的电路,在给定输入时钟作用下的输出波形,设触发器的初态为“0”。
“CPYZCP图 6.3解:见图6.3(b)所示,此电路可获得双相时钟。
Q Q CP YZ图6.3(b)【6-4】分析图6.4所示电路,列出真值表,写出特性方程,说明其逻辑功能。
Q图6.4解:1.真值表(CP =0时,保持;CP =1时,如下表)D n Q n Q n+1 0 0 0 0 1 0 1 0 1 1 1 12.特性方程Q n+1=D n3.该电路为锁存器(时钟型D 触发器)。
CP =0时,不接收D 的数据;CP =1时,把数据锁存,但该电路有空翻。
【6-5】试画出在图6.5所示输入波形的作用下,上升和下降边沿JK 触发器的输出波形。
设触发器的初态为“0”。
CP J K图 6.5解:见图6.5(b)所示。
CPJ KCPJKQQ图6.5(b)【6-6】试画出图P6.6(a)所示电路,在图6.6(b)给定输入下的Q端波形,设触发器初态为“0”。
CPDQC11J1KCPDQQ(a) (b)图6.6解:见图6.6(b)所示。
CPDQ图6.6(b)【6-7】根据特性方程,外加与非门将D触发器转换为JK触发器,应如何实现?若反过来将JK触发器转换为D触发器,应如何实现?解:J-K触发器特性方程n1n nQ JQ KQ+=+D触发器特性方程n1Q D+=D触发器转换为J-K触发器n n n nD J Q KQ J Q KQ=+=⋅如图6.7(a)所示。
J-K触发器转换为D触发器J D=,K D=如图6.7(b)所示。
(a)(b)图6.7【6-8】电路如图6.8(a)所示,触发器为维持阻塞型D触发器,各触发器初态均为“0”。
1.在图(b)中画出CP作用下的Q0Q1和Z的波形;2.分析Z 与CP 的关系。
ZCP Q 0ZQ 1(a) (b)图6.8解:1、CP 作用下的输出Q 0 Q 1和Z 的波形如下图; 2、Z 对CP 三分频。
ZCP Q1Q2Z【6-9】电路如图 6.9(a)所示,试在图(b)中画出给定输入波形作用下的输出波形,各触发器的初态均为“0”;根据输出波形,说明该电路具有什么功能?CPA(a)CP A F(b) 图6.9解:输出波形图见图6.9(c)CP A F图6.9(c)【6-10】电路如图6.10所示,试在图(b)中画出给定输入波形作用下输出端Q 0和Q 1的波形,设各触发器的初态均为“0”。
CP Q 0A Q 1(a) (b)图6.10解:输出波形图见图6.10(c)CP B CA图6.10(c)【6-11】电路如图6.11所示,试在图(b)中画出给定输入波形作用下输出端Q 0 和Q 1波形,各触发器的初态均为“0”。
Q 0AC11J 1K RQCPC11J1KQ Q“1”“1”Q 1FF 0FF 1AQ 0Q 1CP(a) (b)图6.11解:见图6.11(b)所示。
该电路A 输入每出现一次下降沿,Q 1端就输出一个宽度等于时钟周期的脉冲。
AQ 0Q 1CP图6.11(b)第7章 时序逻辑电路【7-1】已知时序逻辑电路如图7.1所示,假设触发器的初始状态均为0。
(1 )写出电路的状态方程和输出方程。
(2) 分别列出X =0和X =1两种情况下的状态转换表,说明其逻辑功能。
(3) 画出X =1时,在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。
1J 1KC11J 1KC1Q 1Q 2CPXZ1图7.1解:1.电路的状态方程和输出方程n 1n2n 11n 1Q Q Q X Q +=+ n 2n 11n 2Q Q Q ⊕=+ CP Q Q Z 21=2.分别列出X =0和X =1两种情况下的状态转换表,见题表7.1所示。
逻辑功能为 当X =0时,为2位二进制减法计数器;当X =1时,为3进制减法计数器。
3.X =1时,在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图7.1(b)所示。
题表7.1Q Q Z图7.1(b)【7-2】电路如图7.2所示,假设初始状态Q a Q b Q c =000。
(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。
(2) 试分析该电路构成的是几进制的计数器。
c图7.2解:1.写出驱动方程1a a ==K J ncn a b b Q Q K J ⋅== n b n a c Q Q J = n a c Q K = 2.写出状态方程n a 1n a Q Q =+ n a n a n a n a n c n a 1n b Q Q Q Q Q QQ +=+ nc n a n c n b n a 1n b Q Q Q Q Q Q +=+3.列出状态转换表见题表7.2,状态转换图如图7.2(b)所示。
图7.2(b)表7.2状态转换表CP na nbc Q Q Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 0 0 0n4.由FF a 、FF b 和FF c 构成的是六进制的计数器。
【7-3】在二进制异步计数器中,请将正确的进位端或借位端(Q 或Q )填入下表解:题表7-3下降沿触发 由 Q 端引出进位 由Q 端引出借位触发方式 加法计数器 减法计数器上升沿触发 由Q 端引出进位 由Q 端引出借位【7-4】电路如图7.4(a)所示,假设初始状态Q 2Q 1Q 0=000。
1. 试分析由FF 1和FF 0构成的是几进制计数器;2. 说明整个电路为几进制计数器。
列出状态转换表,画出完整的状态转换图和CP 作用下的波形图。
CPQ 0Q 2Q 11J 1KC11J 1KC11J 1KC1CPFF1FF2FF0(a) (b) 图7.4解:1、由FF 1和FF 0构成的是三进制加法计数器(过程从略)2、整个电路为六进制计数器。
状态转换表(略),完整的状态转换图 和CP 作用下的波形图如下图。
CP Q0Q1Q21245637【7-5】某移位寄存器型计数器的状态转换表如表7.5所示。
请在图7.5中完成该计数器的逻辑图,可以增加必要的门电路。
要求:写出求解步骤、画出完整的状态转换图。
(Q 3为高位)表7.6图7.5解:(1) 根据状态转换表画次态卡诺图,求出状态方程。
000111100100011000000000111100´´´´´´´´11100111´´´´´´´´´´´´´´´´´´´´´´´´´´´´n 1Q n 0Q n 3Q n 2Q n+13Q n+12Q 1Q 0Q n+1n+1n+1n n 310Q Q Q =; n+1n 23Q Q =; n+1n 12Q Q =; n+1n01Q Q =(2) 由状态方程写驱动方程。
n n 310D Q Q =; n 23D Q =; n 12D Q =; n 01D Q =【7-6】在图7.6(a)所示电路中,由D 触发器构成的六位移位寄存器输出Q 6 Q 5 Q 4 Q 3 Q 2 Q 1的初态为010100,触发器FF 的初态为0,串行输入端D SR =0。
请在图7.6 (b)中画出A 、Q 及B 的波形。
CPCP(a) (b)图7.6解:波形图如图7.6(b)所示。
CP A Q B图7.6(b)【7-7】分析图7.7所示电路,说明它们是多少进制计数器?Q D 74LS161RCO Q C Q B Q A ET EP D C B A CR LDCPCP111(a) (b)图7.7解:图(a),状态转换顺序[Q D Q C Q B Q A ]=0→1→2→3→4→5→6→0,是7进制计数器; 图(b),[Q D Q C Q B Q A ]=6→7→8→9→10→11→12→13→14→15→6,是10进制计数器;【7-8】分析图7.8所示电路的工作过程1. 画出对应CP 的输出Q a Q d Q c Q b 的波形和状态转换图(采用二进制码的形式、 Q a 为高位)。
2. 按Q a Q d Q c Q b 顺序电路给出的是什么编码?3. 按Q d Q c Q b Q a 顺序电路给出的编码又是什么样的?PC图7.8 解:1 状态转换图为2按Q a Q d Q c Q b 顺序电路给出的是5421码。
3. 按Q d Q c Q b Q a 顺序电路给出的编码如下0000→0010→0100→0110→1000→0001→0011→0101→0111→1001→0000【7-10】试用2片4位二进制计数器74LS160采用清零法和置数法分别实现31进制加法计数器。
解:答案略。
【7-9】图7.9为由集成异步计数器74LS90、74LS93构成的电路,试分别说明它 们是多少进制的计数器。
Q Q C Q DQ A B 74LS93CP ACP B PC R 0(1)R 0(2)Q Q C Q DQ A B 74LS90CP A CP BPC R 0(1)R 0(2)S 0(1)S 0(2)(a) (b)(c)图7.9解:图(a),状态转换顺序[Q D Q C Q B ]=0→1→2→0,是3进制计数器; 图(b),状态转换顺序[Q D Q C Q B ]=0→1→2→3→0,是4进制计数器; 图(c),是37进制计数器。