毕业论文数字信号传输性能分析仪专业：电气工程及其自动化班级：08电气班学生姓名：***指导教师：***完成时间：2012年3月15日基于FPGA的数字信号传输性能分析仪的设计马建林,彭世林（陇东学院电气工程学院，甘肃庆阳 745000）摘要:在参阅和理解相关文献的基础上，运用FPGA的有关知识，设计了数字信号传输性能分析仪。
该简易数字信号传输性能分析仪的设计实现以Altera公司Cyclone II系列EP2C8Q208C8为核心控制器件、Quartus II 9.0开发软件为设计工具。
由数字信号发生器、低通滤波器、伪随机信号发生器和数字信号分析电路等模块组成。
运用VHDL语言，通过数值计算和仿真技术对数字信号传输性能进行分析与测试。
数字信号发生器产生数字信号V1和相应的时钟信号V1-clock；低通滤波器对V1进行滤波，输出V2信号；伪随机信号发生器产生伪随机信号V3，V3经电容C后与V2信号叠加得到作为数字信号分析电路的输入信号V2a；数字信号分析电路得到输出信号V4和提取的同步信号V4-syn。
所得结果将为数字信号传输性能的分析与测试提供辅助手段。
关键词:数字信号；低通滤波器；伪随机信号；同步信号Digital Signal Transmission Performance AnalyzerJianlin-Ma，Shilin-Peng（Electrical Engineering College，Longdong University，Qingyang 745000，Gansu，China）Abstract: with reference the understanding and on the basis of related literatures,the use of the knowledge about the FPGA,design the digital signal transmission performance analyzer.This simple digital signal transmission performance analyzer to realize the design of Altera company Cyclone II EP2C8Q208C8 series for the core control device,Quartus II 9.0 development software for the design tools.By digital signal generator,low pass filter,pseudo random signal generator and digital signal analysis circuit e VHDL language,through the numerical calculation and simulation technology of digital signal transmission performance analysis and test.Digital signal generator to create a digital signal V1 and corresponding clock signal V1-clock;Low pass filter to filtering V1 and V2 signal output;Pseudo random signal generator produces pseudo random signal V3,after thecapacitance C and V3 signals that get V2 as a digital signal analysis circuit of the input signal V2a ; Digital signal analysis circuit get output signal and the synchronized signal extracted V4 and V4-syn . The results for the performance will be the analysis and tests provide assistant method.Key word:Digital signal；Low pass filter；Pseudo random signal；Synchronous signal目录1设计任务 (1)1.1 要求 (1)1.1.1基本要求 (1)1.1.2 发挥部分 (2)2数字信号分析电路的方案论证与选择方案论证 (2)3理论分析与计算 (3)3.1曼彻斯特编码 (3)3.2 伪随机信号 (3)4电路与程序设计 (5)4.1电路的设计 (5)4.1.1数字信号发生器及伪随机信号框图 (5)4.1.2 低通滤波器原理及电路原理图 (5)4.1.3 数字信号分析电路 (9)4.2程序的设计 (10)4.2.1数字信号发生器的程序设计流程图 (10)4.2.2伪随机信号发生器的程序设计流程图 (11)4.2.3数字信号分析电路的程序设计流程图 (11)5测试方法与结果 (11)5.1测试仪器 (11)5.2测试方法 (11)5.3 测试结果及分析 (12)参考文献: (13)附录1 数字信号发生器的部分源程序 (14)附录2 伪随机信号发生器的部分源程序 (15)1 设计任务设计一个简易数字信号传输性能分析仪，实现数字信号传输性能测试；同时，设计三个低通滤波器和一个伪随机信号发生器用来模拟传输信道。
简易数字信号传输性能分析仪的框图如图1所示。
图中，V 1和V 1-clock 是数字信号发生器产生的数字信号和相应的时钟信号；V 2是经过滤波器滤波后的输出信号；V 3是伪随机信号发生器产生的伪随机信号；V 2a 是V 2信号与经过电容 C 的V 3信号之和，作为数字信号分析电路的输入信号；V 4和V 4-syn 数字信号分析电路输出的信号和提取的同步信号。
1.1 要求1.1.1 基本要求（1）设计并制作一个数字信号发生器：a ）数字信号V 1为84321)(x x x x x f ++++=的m 序列，其时钟信号为V 1-clock ；b ）数据率为10~100kbps ，按10kbps 步进可调。
数据率误差绝对值不大于1％；c ）输出信号为TTL 电平。
（2）设计三个低通滤波器，用来模拟传输信道的幅频特性：a ）每个滤波器带外衰减不少于40dB /十倍频程；b ）三个滤波器的截止频率分别为100kHz 、200kHz 、500kHz ，截止频率误差绝对值不大于10％；c ）滤波器的通带增益A F 在0.2~4.0范围内可调。
（3）设计一个伪随机信号发生器用来模拟信道噪声：a ）伪随机信号V 3为12541)(x x x x x f ++++=的m 序列；b ）数据率为10Mbps ，误差绝对值不大于1％；c ）输出信号峰峰值为100mV ，误差绝对值不大于10% 。
简易数字信号传输性能分析仪框图（4）利用数字信号发生器产生的时钟信号V1-clock进行同步，显示数字信号V2a的信号眼图，并测试眼幅度。
1.1.2 发挥部分（1）要求数字信号发生器输出的V1采用曼彻斯特编码。
（2）要求数字信号分析电路能从V2a中提取同步信号V4-syn并输出；同时，利用所提取的同步信号V4-syn进行同步，正确显示数字信号V2a的信号眼图。
（3）要求伪随机信号发生器输出信号V3幅度可调，V3的峰峰值范围为100mV~TTL电平。
（4）改进数字信号分析电路，在尽量低的信噪比下能从V2a中提取同步信号V4-syn，并正确显示V2a的信号眼图。
（5）其他。
2数字信号分析电路的方案论证与选择方案论证在数字信号分析电路中，时钟分离模块是非常重要的组成部分。
下面对其方案进行论证选择。
方案一：常用时钟分离模块电路如图1所示。
图1 常用时钟分离模块电路图该模块将曼彻斯特码自带的时钟信号分离，得到clk2_en，并在该信号有效(高电平)时采样，经过三级寄存器保持输出的曼彻斯特码信号rx_data_reg_2。
采样时刻总出现在每个码元正负电平的中点处，而这也是曼彻斯特码采样的最佳时刻。
方案二：选择远大于波特率的时钟作为计数脉冲，分别对曼彻斯特码信号的每个高低电平期间进行计数，然后选择计数值中较小计数值，则此值描述了同步时钟的半周期。
该方案简单易懂，且容易采用Quartus II开发软件在FPGA芯片上实现。
综合以上两种方案，选择方案二。
3理论分析与计算3.1曼彻斯特编码曼彻斯特编码（Manchester Encoding），也叫做相位编码(PE)，是一个同步时钟编码技术，被物理层使用来编码一个同步位流的时钟和数据。
曼彻斯特编码提供一个简单的方式给编码简单的二进制序列而没有长的周期没有转换级别，因而防止时钟同步的丢失，或来自低频率位移在贫乏补偿的模拟链接位错误。
在这个技术下，实际上的二进制数据被传输通过这个电缆，不是作为一个序列的逻辑1或0来发送的（技术上叫做反向不归零制(NRZ)）。
相反地，这些位被转换为一个稍微不同的格式，它通过使用直接的二进制编码有很多的优点。
在曼彻斯特编码中，每一位的中间有一跳变，位中间的跳变既作时钟信号，又作数据信号；从高到低跳变表示"1"，从低到高跳变表示"0"。
还有一种是差分曼彻斯特编码，每位中间的跳变仅提供时钟定时，而用每位开始时有无跳变表示"0"或"1"，有跳变为"0"，无跳变为"1"。
各种曼彻斯特编码模式的不同时序如图2所示。
图2 各种曼彻斯特编码模式的不同时序3.2伪随机信号在通信系统中，随机噪声会使模拟信号产生失真、数字信号出现误码。
并且，它还是限制信道容量的一个重要因素。
因此，人们经常希望消除或减小通信系统中的随机噪声。
另一方面，有时人们会希望获得随机噪声。
例如，在实验室中对通信设备或系统性能进行测试时，可能要故意加入一定的随机噪声。
又如，为了实现可靠的保密通信，也希望利用随机噪声。
为了上述目的，必须能够获得符合要求的随机噪声。
伪随机噪声具有类似于随机噪声的某些统计特性，同时又能够重复产生。
由于它具有随机噪声的优点，又避免了随机噪声的缺点，因此获得了日益广泛的实际应用。
目前广泛应用的伪随机噪声都是由周期性数字序列经过滤波等处理后得出的。
这种周期性数字序列称为伪随机序列，有时又称为伪随机信号和伪随机码。