问题：CPU通过什么பைடு நூலகம்地址、数据和控制信息传到存储 器芯片中？
80868088总线操作和时序
地址总线
80868088总线操作和时序
数据总线
80868088总线操作和时序
数据总线
80868088总线操作和时序
控制总线
➢ CPU通过控制总线实现对外部器件的控制。 ➢ 控制总线的宽度决定了对外部的控制能力。
第5章 8086的总线操作和时序
5.1 时钟周期、总线周期和指令周期 5.2 8086/8088的引脚信号及工作模式 5.3 8086CPU最小模式下的引脚功能 5.4 8086CPU最小模式下的总线形成 5.5 8086CPU最小模式下的总线时序 习题与思考题
80868088总线操作和时序
三大总线
效 W R ）和数据允许 D E N 信号，启动所选中的存储单元
或I/O端口。
80868088总线操作和时序
5.1 时钟周期、总线周期和指令周期
T3状态：在下降沿CPU采样READY，若所选中的存储单元或 I/O 端 口 能 在 T3 期 间 准 备 好 数 据 ， 则 READY=1 ； 否 则 置 READY=0，T3过后插入Tw，CPU再在插入的Tw下降沿采 样READY，直至READY=1为止。选中的存储单元或I/O端 口把数据送到数据总线DB上。 T3状态的上升沿或插入Tw的上升沿：CPU在发 D T / R =0和 D E N =0的情况下，读数据总线。
(S2) (S1) (S0) (QS0) (QS1)
READY
RESET
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI
INTR CLK GND
8088
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9
32
10
31
11
T4状态：完成当前数据的采样，结束当前的总线周期。
80868088总线操作和时序
5.2 8086/8088CPU的引脚信号
8086/8088CPU ➢ 采用40个引脚的双列直插式封装形式。 ➢ 为了解决功能多与引脚少的矛盾，8086/8088CPU采用了
引脚复用技术，采用了分时复用的地址/数据总线。
30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
VCC(5V) A15 A16/S3
A17/S4 A18/S5 A19/S6 SS0(HIGH) MN/MX
RD
HOLD (RQ/GT0) HLDA (RQ/GT1) WR (LOCK)
M/IO DT/R DEN ALE INTA TEST
9
32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
VCC(5V) AD15 A16/S3
A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX
RD
HOLD HLDA WR
(RQ/GT0) (RQ/GT1) (LOCK)
M/IO DT/R DEN ALE INTA TEST
数据传输过程 T1状态：CPU发存储单元的20位地址信息或I/O端口的16/8位
地址信息和 B H E 信号，并发地址锁存允许ALE信号，将地
址信息和信号 B H E 锁存到地址锁存器8282中。CPU通过 发 M / IO 信号确定是读存储器还是读I/O端口。 T2状态： S7～S3状态信息输出，同时发读有效 R D （写有
80868088总线操作和时序
5.2 8086/8088CPU的引脚信号
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
8086
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
一个基本的总线周期通常包含 4 个T状态
用于等待存储器或I/O接 口相应的等待状态
T1 T2 T3 Tw T4 T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw T4 Ti Ti
总线周期间的空闲状态
一个总线周期
8086 CPU的总线周期图
80868088总线操作和时序
5.1 时钟周期、总线周期和指令周期
80868088总线操作和时序
5.1 时钟周期、总线周期和指令周期
时钟周期 8086的基本总线周期需要4个时钟周期
4个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数
80868088总线操作和时序
5.1 时钟周期、总线周期和指令周期
80868088总线操作和时序
5.1 时钟周期、总线周期和指令周期
总线周期(Bus Cycle) 1、8086CPU要通过总线才能与外部交换信息，CPU通过总 线与外部（存储器或I/O）交换一次信息，称为一次总线操作。 2、执行一个总线操作所需要的时间称为一个总线周期(Bus Cycle)，也称机器周期（Machine Cycle）。 3、根据总线操作功能的不同，有多种不同的总线周期，如存 储器读周期、存储器写周期、I/O读周期、I/O写周期。
➢ 时序（Timing）是指信号高低电平（有效或无效）变化及 相互间的时间顺序关系
➢ 总线时序描述CPU引脚如何实现总线操作
80868088总线操作和时序
5.1 时钟周期、总线周期和指令周期
描述总线操作的CPU时序有三级 指令周期 → 总线周期 → 时钟周期
指令周期（Instruction Cycle） 1、 8086CPU执行一条指令所需要的时间称为指令周期 （Instruction Cycle） 。 2、一个指令周期由一个或若干个总线周期组成，不同指令 的指令周期不是等长的，最短为一个总线周期，长的指令 周期，如乘法指令周期，长达124个时钟周期。
80868088总线操作和时序
总线操作
总线操作是指CPU通过总线对外的各种操作。 8086的总线操作主要有：
存储器读、I/O读操作 存储器写、I/O写操作 中断响应操作 总线请求及响应操作 CPU正在进行内部操作、并不进行实际对外操作的空闲
状态Ti
80868088总线操作和时序
总线操作与时序