二、状态转换图
《数字电子技术基础》第五版 数字电子技术基础》
三、状态机流程图（State 三、状态机流程图（State Machine Chart） Chart）
《数字电子技术基础》第五版 数字电子技术基础》
四、时序图
《数字电子技术基础》第五版 数字电子技术基础》
例：
′ D1 = Q1 (1)驱动方程： D2 = A ⊕ Q1 ⊕ Q2
《数字电子技术基础》第五版 数字电子技术基础》
4. 画状态转换图和时序图 x/y Q2 Q1 Q0 000 /0 001 /0 010 /0 011 /0 100 /1 101
/1 CP Q0 Q1 Q2 Y 0 0 0 1 2 1 0 0 0 1 0 3 1 1 0 4 0 0 1 5 1 0 1 6 0 0 0 当计数至第 6 个计数脉冲CP 时， 个计数脉冲 电路状态进入循环， 电路状态进入循环， Y 输出进位脉冲下 降沿。 降沿。
CP1 = CP2= Q0 为上升沿， 为上升沿， CP0 = CP，FF0满足 FF1 和FF2 不满足时钟触发 时钟触发条件。 时钟触发条件。 条件，其状态保持不变。 条件，其状态保持不变。
《数字电子技术基础》第五版 数字电子技术基础》
2. 列状态转换真值表 设初始状态为Q 设初始状态为 2 Q1 Q0 = 000 现 Q2n 0 0 Q0n+1 = Q0n = 1 = 0
⇒ 驱动方程Y = F ( X , Q )
⇒ 状态方程Q* = H ( Z , Q )
《数字电子技术基础》第五版 数字电子技术基础》
三、时序电路的分类
1. 同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk,状态变 同步：存储电路中所有触发器的时钟使用统一的clk,状态变 化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后 异步：没有统一的clk,触发器状态的变化有先有后 2. Mealy型和Moore型 Mealy型和Moore型 Mealy型： Mealy型： Y = F ( X , Q ) Moore型： Moore型：Y = F ( Q )
CP1 = CP2 = Q0 为下降 1·1 =1 沿，FF1 和 FF2 满足时钟 触发条件。 触发条件。
《数字电子技术基础》第五版 数字电子技术基础》
2. 列状态转换真值表
一直计算到电路 状态进入循环为止。 设初始状态为Q 设初始状态为 2 Q1 Q0 = 000 状态进入循环为止。 现 Q2n 0 0 0 0 1 1 态 次 态 输出 时钟脉冲 Q1n Q0n Q2n+1 Q1n+1 Q0n+1 Y CP2 CP1 CP0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 0 0 1
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基础》第五版 数字电子技术基础》
二、时序电路的一般结构形式与功能描述方法
《数字电子技术基础》第五版 数字电子技术基础》
可以用三个方程组来描述：
y1 = f1 ( x1 , x 2 , L , x i , q1 , q2 , L , ql ) M y = f ( x , x ,L, x , q , q ,L, q ) 1 1 2 i 1 2 l j ⇒ 输出方程Y = F ( X , Q )
态 次 态 输出 时钟脉冲 Q1n Q0n Q2n+1 Q1n+1 Q0n+1 Y CP2 CP1 CP0 0 0 0 0 1 0 0 1 0 1 0 0 Y = Q2n = 0
将新状态“ ” 将新状态“001”作为现 再计算下一个次态。 态，再计算下一个次态。 Q1
n+1
=
Q2n · Q1n =
Q2n+1 = Q1n · Q2n +Q1n · Q2n = 0 · 0 +0· 0 = 0
《数字电子技术基础》第五版 数字电子技术基础》
第六章 时序逻辑电路
《数字电子技术基础》第五版 数字电子技术基础》
6.1 概述 一、时序逻辑电路的特点
1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还 功能上：任一时刻的输出不仅取决于该时刻的输入，还 与电路原来的状态有关。 与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加
依 次 类 推
3. 逻辑功能说明 电路构成异步六进制计数器， 电路构成异步六进制计数器，同时向 高位送出一个负跃变的进位信号。 高位送出一个负跃变的进位信号。
《数字电子技术基础》第五版 数字电子技术基础》
4. 画状态转换图和时序图 x/y Q2 Q1 Q0 000 现 Q2n 0 0 0 0 1 1 /0 001 /0 010 /1 态 次 态 输出 时钟脉冲 Q1n Q0n Q2n+1 Q1n+1 Q0n+1 Y CP2 CP1 CP0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 0 0 0 1 /0 011 /0 100 /1 101
Y
0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1
0 0 0
0 0 0 0 0 1 0 0 1 1 0 0 0 2 0 1 3 0 1 4 1 5 1 6 1 0 1 1 0 0
0 0
0 0 0 0 1 1 0 0
0 0 1 0 1 1 1 1
0 0 0 0 1 1 1 0 1 1 1
n
FF1
1J C1 1K
Q1n
FF2 1J C1 1K
Q1n
《数字电子技术基础》第五版 数字电子技术基础》
1. 写方程式 CP0 = CP FF0 由 CP 下降沿触发 CP1 = CP2 = Q0 FF1和 FF2由 Q0 下降沿触发 (2) 输出方程 Y = Q2n ) J0 = K0 = 1 (3) 驱动方程 ) J1 = Q2n ，K1 = 1 代入 J0 = 1，K0 = 1 n ，K = Q n J2 = Q1 2 1 (4) 状态方程 ) 代入 J1 = Q2n， K1 = 1 Q0n+1 = J0 Q0n + K0 Q0n = 1 Q0n + 1 Q0n = Q0n (1) 时钟方程 ) Q1n+1 = J1 Q1n + K1 Q1n = Q2n Q1n + 1 Q1n = Q2n Q1n Q2n+1 = J2 Q2n + K2 Q2n = Q1n Q2n + Q1n Q2n = Q1n Q2n +Q1nQ2n Q0n+1 = Q0n Q1n+1 = Q2n Q1n CP 下降沿有效 代入 J2 = Q1n， K2 = Q1n Q0下降沿有效
与 X 、 Q 有关 仅取决于电路状态
《数字电子技术基础》第五版 数字电子技术基础》
6.2 时序电路的分析方法
6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。 即找出在输入和CLK作用下，电路的次态和输出。 一般步骤： ①从给定电路写出存储电路中每个触发器的驱动方程 （输入的逻辑式），得到整个电路的驱动方程。 （输入的逻辑式），得到整个电路的驱动方程。 ②将驱动方程代入触发器的特性方程，得到状态方程。 ②将驱动方程代入触发器的特性方程，得到状态方程。 ③从给定电路写出输出方程。 ③从给定电路写出输出方程。
《数字电子技术基础》第五版 数字电子技术基础》
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成， 用于寄存一组二值代码，N位寄存器由N 可存放一组N 可存放一组N位二值代码。 ②只要求其中每个触发器可置1，置0 ②只要求其中每个触发器可置1，置0。 例1：
3.输出方程 Y = Q2Q3
2.代入 JK 触发器的特性方程（ Q* = JQ ′ + K ′Q，得状态方程：
数字电子技术基础》 《数字电子技术基础》第五版 6.2.2 时序电路的状态转换表、状态转换图、状态 机流程图和时序图
一、状态转换表
Q3 Q2 Q1
* * Q3 Q2 Q1* Y
CLK Q3 Q2 Q1
Q2 Q1
00 01/0 11/1
01 10/0
10 11/0
11 00/1 10/0
0 1
00/0 01/0
（5）状态转换图
《数字电子技术基础》第五版 数字电子技术基础》
*6.2.3 异步时序逻辑电路的分析方法
各触发器的时钟不同时发生 例：
′ Q2* = Q2 ⋅ clk2
TTL电路
′ ′ 1 Q1* = Q3Q1 ⋅ clk
Q2n+1 = Q1n Q2n+Q1n Q2n Q0 下降沿有效
《数字电子技术基础》第五版 数字电子技术基础》
2. 列状态转换真值表 设初始状态为Q 设初始状态为 2 Q1 Q0 = 000 现 Q2n 0
Q0n+1 = Q0n = 0 = 1
态 次 态 输出 时钟脉冲 Q1n Q0n Q2n+1 Q1n+1 Q0n+1 Y CP2 CP1 CP0 0 0 0 0 1 0 Y = Q2n = 0 0 0
′ Q1* = (Q2Q3 )′ ⋅ Q1 ′ ′ ′ Q2 * = Q1Q2 + Q1Q3Q2 Q * = Q Q Q′ + Q′ Q 1 2 3 2 3 3
Y = Q2Q3
0 0 0 0
《数字电子技术基础》第五版 数字电子技术基础》